[發明專利]基于保留優先級的緩存替換策略

有效

• 申請號: 201310680919.5
• 申請日: 2013-12-12
• 公開（公告）號: CN103870394B
• 公開（公告）日: 2018-12-14
• 發明（設計）人: 帕瑞卡什·史昂萊·瑞恩萊卡亞妮;阿里·格哈森·賽迪
• 申請（專利權）人: ARM有限公司
• 主分類號: G06F12/0806
• 分類號: G06F12/0806
• 代理公司: 北京東方億思知識產權代理有限責任公司 11258
• 代理人: 李曉冬

1.一種用于處理數據的裝置，所述裝置包括：

用于產生存儲器存取請求的多個源；

耦合到所述多個源的緩存存儲器；以及

耦合到所述緩存存儲器的緩存控制電路，所述緩存控制電路被配置來控制緩存行到所述緩存存儲器的插入以及緩存行從所述緩存存儲器的逐出，其中

所述緩存控制電路被配置來存儲與插入到所述緩存存儲器中的每個緩存行相關聯的各保留優先級值；

所述緩存控制電路被配置來根據所述保留優先級值從所述緩存存儲器中選擇用于逐出的緩存行；

所述緩存控制電路被配置來根據以下至少一項設置與插入到所述緩存存儲器中的緩存行相關聯的保留優先級值：

(i)所述多個源中的哪個發送了導致所述緩存行插入到所述緩存存儲器中的存儲器存取請求；以及

(ii)所述存儲器存取請求的權限級別；

所述緩存控制電路被配置來使具有相應于低保留優先級的保留優先級值的緩存行比具有相應于高保留優先級的保留優先級值的緩存行優先逐出；

所述緩存控制電路被配置來從那些具有相應于最低保留優先級的相關聯保留優先級值的緩存行中選擇用于逐出的緩存行；以及

如果沒有具有相應于所述最低保留優先級的相關聯保留優先級值的緩存行，則所述緩存控制器被配置來降低所述緩存存儲器中所有緩存行的保留優先級，直到至少一個緩存行具有相應于所述最低保留優先級的保留優先級值。

2.如權利要求1所述的裝置，其中，所述多個源包括：

被配置來獲取用于執行的程序指令的指令獲取電路；以及

被配置來存取要在所述程序指令的控制下經受處理操作的數據值的數據存取電路，其中

因由所述指令獲取電路發出的存儲器存取請求而被插入到所述緩存存儲器中的緩存行與指令保留優先級值相關聯，并且因由所述數據存取電路發出的存儲器存取請求而被插入到所述緩存存儲器中的緩存行與不同于所述指令保留優先級值的數據保留優先級值相關聯。

3.如權利要求2所述的裝置，其中，所述緩存控制電路響應于標志值以設置如下其中一項：

(i)所述指令保留優先級值比所述數據保留優先級值相應于較高保留優先級；

(ii)所述指令保留優先級值比所述數據保留優先級值相應于較低保留優先級。

4.如權利要求3所述的裝置，其中，所述標志值是軟件可編程標志值。

5.如權利要求2所述的裝置，其中，所述指令獲取電路和所述數據存取電路是順序處理器的部分，并且所述指令保留優先級值比所述數據保留優先級值相應于較低保留優先級。

6.如權利要求1所述的裝置，其中，所述保留優先級值以及與所述保留優先級值相關聯的緩存行的TAG值一起存儲在所述緩存存儲器中。

7.如權利要求1所述的裝置，其中，所述緩存控制電路被配置來從具有相應于最低保留優先級的相關聯保留優先級值的緩存行中隨機選擇用于逐出的緩存行。

8.如權利要求1所述的裝置，其中，所述緩存控制電路被配置來檢測對已經存在于所述緩存存儲器中的緩存行的存取以及改變所述緩存行的保留優先級以提高所述緩存行的保留優先級。

9.如權利要求8所述的裝置，其中，所述保留優先級值被改變為以下其中一項：

(i)基于每次存取，逐步向最高保留優先級提高所述緩存行的保留優先級；以及

(ii)直接提高所述緩存行到最高保留優先級。

10.如權利要求1所述的裝置，其中，所述多個源包括通用處理器和圖形處理單元。

11.如權利要求1所述的裝置，其中，所述多個源包括多個通用處理器。

12.如權利要求1所述的裝置，其中，所述緩存存儲器是緩存存儲器層級結構中的二級緩存存儲器，所述緩存存儲器層級結構包括至少一個一級緩存存儲器和所述二級緩存存儲器。