[發(fā)明專利]一種適合于LED照明應(yīng)用的多芯片QFN封裝

在審

• 申請(qǐng)?zhí)枺?/td>: 201310650663.3
• 申請(qǐng)日: 2013-12-03
• 公開(kāi)（公告）號(hào): CN104681517A
• 公開(kāi)（公告）日: 2015-06-03
• 發(fā)明（設(shè)計(jì)）人: 陸宇;蔣德軍;程玉華
• 申請(qǐng)（專利權(quán)）人: 上海北京大學(xué)微電子研究院
• 主分類號(hào): H01L23/488
• 分類號(hào): H01L23/488;H01L25/075
• 代理公司: 無(wú)
• 代理人: 無(wú)

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件的封裝技術(shù)領(lǐng)域，尤其涉及一種多芯片QFN封裝結(jié)構(gòu)。

背景技術(shù)

隨著LED照明普及到百姓家庭中，對(duì)于LED的便攜性要求越來(lái)越重視，本發(fā)明的QFN封裝結(jié)構(gòu)能夠極大的減小LED照明系統(tǒng)的體積。

隨著產(chǎn)品的越做越小越精致，芯片產(chǎn)生的熱量如何散發(fā)出去就變?yōu)橐粋€(gè)不得不考慮的問(wèn)題。現(xiàn)在的技術(shù)中，雖然可以通過(guò)提升制程能力來(lái)降低電壓等方式來(lái)減小發(fā)熱量，但是仍然不能避免發(fā)熱密度增加的趨勢(shì)。散熱問(wèn)題不解決，會(huì)使得芯片過(guò)熱而影響到產(chǎn)品的可靠性，嚴(yán)重地會(huì)縮短產(chǎn)品壽命甚至造成產(chǎn)品損害。

此外，實(shí)現(xiàn)各個(gè)功能的芯片需要封裝，現(xiàn)有技術(shù)中，QFN封裝結(jié)構(gòu)是一種方形扁平無(wú)引腳的半導(dǎo)體芯片封裝結(jié)構(gòu)。由于QFN封裝不像傳統(tǒng)的SOIC（小外形集成電路封裝，Small?Outline?Integrated?Circuit?Package）與TSOP(薄型小尺寸封裝，Thin?Small?Outline?Package)封裝那樣具有鷗翼狀引線，內(nèi)部引腳與焊盤之間的導(dǎo)電路徑短，自感系數(shù)以及封裝體內(nèi)布線電阻很低，所以它能提供卓越的電性能。

在封裝形式固定的情況下，為使得產(chǎn)品散熱滿足要求，產(chǎn)品設(shè)計(jì)時(shí)只能靠犧牲性能來(lái)實(shí)現(xiàn)，以現(xiàn)在需求很大的快速充電為例，300mA的充電電流，功耗接近1.5W，如果電流再大，芯片發(fā)熱量增加。

發(fā)明內(nèi)容

本發(fā)明的目的是針對(duì)LED照明提出的特定封裝解決方案，用以實(shí)現(xiàn)一顆比較復(fù)雜的芯片采用一個(gè)QFN封裝。

本發(fā)明提供了一種多芯片QFN封裝結(jié)構(gòu)，用以提高集成度，并且解決芯片發(fā)熱量較大的問(wèn)題；

QFN封裝管殼；

電連接芯片，用于與所述QFN封裝管殼以及所述三個(gè)芯片進(jìn)行點(diǎn)連接。

本發(fā)明所述多芯片QFN封裝結(jié)構(gòu)還包括金屬連接線，用于所述電連接芯片的壓焊盤相連接，再通過(guò)金屬連接線與另一所述的幾個(gè)芯片的壓焊盤相連接。

進(jìn)一步優(yōu)選地，所述PWM控制器的芯片的壓焊盤通過(guò)金屬連接線與所述功率MOS，肖特基二極管和電連接芯片的一個(gè)壓焊盤相連接，再通過(guò)金屬連接線與所述QFN封裝管殼的電極觸點(diǎn)相連接。

進(jìn)一步優(yōu)選地，所述帶有PWM控制器的芯片的壓焊盤通過(guò)金屬連接線與所述電連接芯片的一個(gè)壓焊盤相連接，再通過(guò)金屬連接線與另一所述功率MOS和肖特基二極管的芯片的壓焊盤相連接，并且所述帶有PWM控制器的芯片的另一壓焊盤通過(guò)金屬連接線與所述電連接芯片的另一壓焊盤相連接，再通過(guò)金屬連接線與QFN封裝管殼的電極觸點(diǎn)相連接。

本發(fā)明通過(guò)在QFN封裝結(jié)構(gòu)中增加一顆電連接芯片，實(shí)現(xiàn)了將一顆或多顆芯片封裝在QFN管殼內(nèi)，從而解決了由于受到QFN封裝設(shè)計(jì)規(guī)則的限制，如封裝內(nèi)部短引線，引線不能交叉等而導(dǎo)致很多復(fù)雜芯片在需要進(jìn)行多芯片封裝時(shí)無(wú)法采用QFN封裝的問(wèn)題。

附圖說(shuō)明

圖1是本發(fā)明實(shí)施例提供的QFN封裝結(jié)構(gòu)的俯視圖；

圖2是本發(fā)明實(shí)施例提供的QFN封裝結(jié)構(gòu)的俯視圖；

圖3為圖2中沿A-A直線的剖視圖；

圖4為圖2中沿B-B直線的剖視圖。

具體實(shí)施方式

為使本發(fā)明的目的，技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面結(jié)合附圖對(duì)本發(fā)明具體實(shí)施例作進(jìn)一步的詳細(xì)描述。

下述實(shí)施例描述的為一種多芯片QFN封裝結(jié)構(gòu)。

圖1為本發(fā)明實(shí)施例一中QFN封裝結(jié)構(gòu)的俯視示意圖；圖2為QFN管殼示意圖；圖3為die10示意圖；圖4為die20示意圖。

如圖1所示，QFN封裝結(jié)構(gòu)具體包括多芯片die，QFN管殼，以及各個(gè)芯片的壓焊盤之間以及QFN管殼的電極觸點(diǎn)與各個(gè)芯片壓焊盤之間的連接線。

在現(xiàn)有技術(shù)中，因?yàn)槭芟抻赒FN封裝工藝的設(shè)計(jì)規(guī)則，金屬連接線的長(zhǎng)度不能超過(guò)一定的值，因而如果不同芯片的die間進(jìn)行引線鍵合可能會(huì)出現(xiàn)交叉等問(wèn)題。若想實(shí)現(xiàn)連接起來(lái)的電路功能，必須通過(guò)對(duì)這些芯片進(jìn)行單獨(dú)封裝，再進(jìn)行外部點(diǎn)連接才能實(shí)現(xiàn)。