[發(fā)明專利]半導(dǎo)體疊層封裝方法

無效

• 申請?zhí)枺?/td>: 201310624819.0
• 申請日: 2013-11-28
• 公開（公告）號: CN103606538A
• 公開（公告）日: 2014-02-26
• 發(fā)明（設(shè)計）人: 張衛(wèi)紅;張童龍
• 申請（專利權(quán)）人: 南通富士通微電子股份有限公司
• 主分類號: H01L21/98
• 分類號: H01L21/98;H01L21/768
• 代理公司: 北京志霖恒遠知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11435
• 代理人: 孟阿妮

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體封裝方法，尤其涉及一種半導(dǎo)體疊層封裝方法。

背景技術(shù)

POP（Package?on?Package疊層裝配）技術(shù)的出現(xiàn)模糊了一級封裝與二級裝配之間的界線，在大大提高邏輯運算功能和存儲空間的同時，也為終端用戶提供了自由選擇器件組合的可能，生產(chǎn)成本也得以更有效的控制。

在POP結(jié)構(gòu)中，記憶芯片通常以鍵合方式連接于基板，而應(yīng)用處理器芯片以倒裝方式連接于基板，記憶芯片封裝體是直接疊在應(yīng)用處理器封裝體上，相互往往以錫球焊接連接。這樣上下結(jié)構(gòu)以減少兩個芯片的互連距離來達到節(jié)省空間和獲得較好的信號完整性。由于記憶芯片與邏輯芯片的連接趨于更高密度，傳統(tǒng)封裝的POP結(jié)構(gòu)已經(jīng)很有局限。

發(fā)明內(nèi)容

在下文中給出關(guān)于本發(fā)明的簡要概述，以便提供關(guān)于本發(fā)明的某些方面的基本理解。應(yīng)當(dāng)理解，這個概述并不是關(guān)于本發(fā)明的窮舉性概述。它并不是意圖確定本發(fā)明的關(guān)鍵或重要部分，也不是意圖限定本發(fā)明的范圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍后論述的更詳細描述的前序。

本發(fā)明提供一種半導(dǎo)體疊層封裝方法，包括制作上封裝體，制作封裝有芯片的下封裝體，并將上封裝體和所述下封裝體互連；所述將上封裝體和所述下封裝體的互連包括步驟:

S101:在所述下封裝體基板上表面生成凸點；

S102:在所述凸點上鍍錫帽，以形成所述連接柱；

S103:將上封裝體與所述下封裝體通過所述連接柱對接以實現(xiàn)電互連；

S104:對所述上封裝體與所述下封裝體進行回流焊接以形成半導(dǎo)體疊層封裝結(jié)構(gòu)。

所述芯片封裝包括步驟：

S201:提供制作所述下封裝體的基板；

S202：將芯片通過倒裝方式連接在基板上表面上；

S203:在芯片底部填充膠以將所述芯片固定于所述基板上；

S204:在所述基板下表面形成焊球。

本發(fā)明提供的一種半導(dǎo)體疊層封裝方法，通過在下封裝體上形成銅柱并鍍錫帽的方法實現(xiàn)上、下封裝體的互連，一次性完成了上下封裝的互連制作，省去了上封裝體背部置球的過程；并且用于連接上、下封裝層的銅柱的高度可以根據(jù)芯片的厚度調(diào)節(jié)，可以滿足小節(jié)距封裝和高密度電流的要求。

附圖說明

為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為本發(fā)明將上封裝體和所述下封裝體互連的方法流程圖；

圖2為本發(fā)明芯片封裝的步驟；

圖3-圖5為本發(fā)明下封裝體上表面生成銅柱及錫帽的示意圖；

圖6-圖8為本發(fā)明芯片封裝過程示意圖；

圖9為本發(fā)明疊層封裝結(jié)構(gòu)示意圖。

附圖標(biāo)記：

1-凸點；??2-錫帽；??3-底充膠；

4-上封裝體；??5-下封裝體；??6-芯片。

具體實施方式

為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明一部分實施例，而不是全部的實施例。在本發(fā)明的一個附圖或一種實施方式中描述的元素和特征可以與一個或更多個其它附圖或?qū)嵤┓绞街惺境龅脑睾吞卣飨嘟Y(jié)合。應(yīng)當(dāng)注意，為了清楚的目的，附圖和說明中省略了與本發(fā)明無關(guān)的、本領(lǐng)域普通技術(shù)人員已知的部件和處理的表示和描述。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有付出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。

本發(fā)明提供了一種半導(dǎo)體疊層封裝方法，包括制作上封裝體，制作下封裝體，芯片封裝，上、下封裝體的互連和上、下封裝體對接回流，如圖1所述為上、下封裝體的互連步驟，包括：S101:在所述下封裝體基板上表面生成凸點；S102:在所述凸點上鍍錫帽，以形成所述連接柱；S103:將上封裝體與所述下封裝體通過所述連接柱對接以實現(xiàn)電互連；S104:對所述上封裝體與所述下封裝體進行回流焊接以形成半導(dǎo)體疊層封裝結(jié)構(gòu)。