[發(fā)明專利]一種基于高速LVDS信號(hào)進(jìn)行網(wǎng)絡(luò)通信的設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201310617718.0
• 申請(qǐng)日: 2013-11-29
• 公開（公告）號(hào): CN103595447A
• 公開（公告）日: 2014-02-19
• 發(fā)明（設(shè)計(jì)）人: 鄧松峰;李賢;葉恒
• 申請(qǐng)（專利權(quán)）人: 上海航天測(cè)控通信研究所
• 主分類號(hào): H04B3/58
• 分類號(hào): H04B3/58;H04L12/28
• 代理公司: 上海漢聲知識(shí)產(chǎn)權(quán)代理有限公司 31236
• 代理人: 胡晶

1.一種基于高速LVDS信號(hào)進(jìn)行網(wǎng)絡(luò)通信的設(shè)備，其特征在于，包括順序連接的核心處理器、網(wǎng)絡(luò)接口處理器以及中繼處理器；

所述核心處理器完成網(wǎng)絡(luò)層協(xié)議解幀，所述網(wǎng)絡(luò)接口處理器完成數(shù)據(jù)鏈路層協(xié)議解幀，所述中繼處理器完成物理層數(shù)據(jù)處理并進(jìn)行接口串并聯(lián)轉(zhuǎn)換；

所述網(wǎng)絡(luò)接口處理器與所述中繼處理器進(jìn)行高速LVDS信號(hào)的傳輸，所述中繼處理器通過兩同軸電纜接口與兩同軸電纜連接，通過其中的一根同軸電纜發(fā)送信號(hào)，通過另一根同軸電纜接收信號(hào)。

2.如權(quán)利要求1所述的基于高速LVDS信號(hào)進(jìn)行網(wǎng)絡(luò)通信的設(shè)備，其特征在于，所述同軸電纜接口為1000BASE-X規(guī)范。

3.如權(quán)利要求2所述的基于高速LVDS信號(hào)進(jìn)行網(wǎng)絡(luò)通信的設(shè)備，其特征在于，所述同軸電纜接口通過差分正端收發(fā)差分信號(hào)。

4.如權(quán)利要求1所述的基于高速LVDS信號(hào)進(jìn)行網(wǎng)絡(luò)通信的設(shè)備，其特征在于，所述核心處理芯片跟網(wǎng)絡(luò)芯片之間采用EMAC接口進(jìn)行數(shù)據(jù)交互。

5.如權(quán)利要求3所述的基于高速LVDS信號(hào)進(jìn)行網(wǎng)絡(luò)通信的設(shè)備，其特征在于，包括時(shí)鐘信號(hào)GCLK、數(shù)據(jù)有效信號(hào)RXDV、接收的數(shù)據(jù)信號(hào)RXD[0..7]、數(shù)據(jù)發(fā)送使能信號(hào)TXEN、發(fā)送的數(shù)據(jù)信號(hào)TXD[0..7]。

6.如權(quán)利要求1所述的基于高速LVDS信號(hào)進(jìn)行網(wǎng)絡(luò)通信的設(shè)備，其特征在于，所述網(wǎng)絡(luò)芯片跟中繼芯片采用CML形式的低電壓差分信號(hào)。