[發(fā)明專利]一種提高混合示波器數(shù)字通道波形捕獲率的方法

無效

• 申請?zhí)枺?/td>: 201310616223.6
• 申請日: 2013-11-19
• 公開（公告）號: CN103630721A
• 公開（公告）日: 2014-03-12
• 發(fā)明（設(shè)計）人: 劉洪慶;孫龍;陳秋偉;姜正吉;張成森
• 申請（專利權(quán)）人: 中國電子科技集團(tuán)公司第四十一研究所
• 主分類號: G01R13/02
• 分類號: G01R13/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種提高混合示波器數(shù)字通道波形捕獲率的方法，其特征在于，將數(shù)據(jù)采集模塊、采樣點與像素點轉(zhuǎn)換模塊和像素點存儲模塊通過FPGA實現(xiàn)，數(shù)據(jù)采集與屏幕像素點生成采用并行處理方式完成。

2.如權(quán)利要求1所述的一種提高混合示波器數(shù)字通道波形捕獲率的方法，其特征在于，

所述數(shù)據(jù)采集模塊包括鎖相環(huán)和高速數(shù)據(jù)采集單元，鎖相環(huán)將來自FPGA外部的參考時鐘進(jìn)行倍頻后送往高速數(shù)據(jù)采集單元和采樣點與像素點轉(zhuǎn)換模塊；送往高速數(shù)據(jù)采集單元的時鐘信號經(jīng)過FPGA內(nèi)部的ALTLVDS的IP核倍頻產(chǎn)生采樣時鐘，實現(xiàn)16個通道同步采集，經(jīng)過串并轉(zhuǎn)換模塊將16路的串行數(shù)據(jù)變成128路的并行數(shù)據(jù)降速輸出，128路并行數(shù)據(jù)一方面進(jìn)行采樣點存儲，另一方面送往采樣點與像素點轉(zhuǎn)換模塊進(jìn)行后續(xù)數(shù)據(jù)的處理；

所述采樣點與像素點轉(zhuǎn)換模塊包括采樣點同步壓縮模塊、等效時鐘產(chǎn)生模塊、采樣點等效壓縮模塊和像素點生成模塊；

采樣點同步壓縮模塊接收來自數(shù)據(jù)采集模塊的128路數(shù)據(jù)流，進(jìn)行128路數(shù)據(jù)重組，產(chǎn)生16個通道*8位的數(shù)據(jù)流；然后，經(jīng)同步壓縮變換單元產(chǎn)生16個通道*2位數(shù)據(jù)流；

等效時鐘產(chǎn)生模塊包括時鐘分頻計算單元和時鐘選擇輸出單元，頂層的CPU軟件根據(jù)屏幕的像素點數(shù)和實際捕獲的采樣點數(shù)，計算出一個等效時鐘，送往采樣點等效壓縮模塊進(jìn)行數(shù)據(jù)的抽??；

采樣點等效壓縮模塊包括數(shù)據(jù)點組合單元、異步循環(huán)判別單元、判別結(jié)果鎖存單元和復(fù)位信號產(chǎn)生單元；從采樣點同步壓縮模塊傳輸過來的16個通道的2位的數(shù)據(jù)流，在同步時鐘的控制下，進(jìn)行數(shù)據(jù)點的重組，重組后的數(shù)據(jù)在等效時鐘控制下進(jìn)行異步的循環(huán)判別，并將判別結(jié)果在等效時鐘控制下進(jìn)行鎖存輸出2路16位的數(shù)據(jù)流，同時每一個等效時鐘的時鐘周期輸出一個復(fù)位信號用于數(shù)據(jù)點組合單元和異步循環(huán)判別單元的重新開始；

像素點生成模塊根據(jù)采樣點等效壓縮模塊輸出的數(shù)據(jù)進(jìn)行色彩的轉(zhuǎn)換及色彩的輸出，在等效時鐘控制下，2路16位的數(shù)據(jù)流轉(zhuǎn)換為16個通道的色彩值，16個通道用2位表示。

3.如權(quán)利要求2所述的一種提高混合示波器數(shù)字通道波形捕獲率的方法，其特征在于，所述異步循環(huán)判別單元的判別結(jié)果包括：高、低、高到低的跳變、低到高的跳變。

4.如權(quán)利要求3所述的一種提高混合示波器數(shù)字通道波形捕獲率的方法，其特征在于，當(dāng)混合示波器的時基按照不同的檔位變化時，CPU軟件按照采樣點和像素點的對應(yīng)關(guān)系計算出一個等效的采樣率，F(xiàn)PGA獲取該等效采樣率后，在實際的采樣率和該等效采樣率的控制下，對采樣回來的數(shù)據(jù)進(jìn)行像素點的轉(zhuǎn)換。