[發明專利]非易失性存儲器及其操作方法以及計算裝置

有效

• 申請號: 201310606617.3
• 申請日: 2013-11-25
• 公開（公告）號: CN103854699B
• 公開（公告）日: 2019-02-22
• 發明（設計）人: 金燦景;李相普;全晟現
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/14;G11C16/26
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 王兆賡;戴嵩瑋

公開了一種非易失性存儲器及其操作方法以及計算裝置。所述非易失性存儲器包括多個存儲體、邏輯控制器和多個讀寫（RW）電路。每一個存儲體包括多個存儲器單元。邏輯控制器包括分別對應于所述多個存儲體的多個存儲單元，且被構造為基于存儲在各個存儲單元中的模式信息來將寫使能信號和讀使能信號輸出給各個存儲體。RW電路分別與存儲體連接，且被構造為響應于各個存儲體的寫使能信號和讀使能信號來獨立地啟用或禁用個存儲體的寫操作和讀操作。在模式信息被存儲在各個存儲單元之后的初始狀態中，無論在相應的存儲單元中存儲的模式信息如何，邏輯控制器都激活各個存儲體的寫使能信號和讀使能信號。

要求于2012年11月29日提交到韓國知識產權局的第10-2012-0137079號韓國專利申請的優先權，該韓國專利申請的全部內容通過引用合并與此。

技術領域

在此描述的本發明的構思的實施例涉及半導體存儲器，更具體地講，涉及非易失性存儲器和非易失性存儲器的操作方法。

背景技術

使用諸如硅（Si）、鍺（Ge）、砷化鎵（GaAs）、磷化銦（InP）等半導體材料來制造半導體存儲器裝置。半導體存儲器裝置通常被分類為易失性存儲器裝置和非易失性存儲器裝置。

易失性存儲器裝置在斷電時失去存儲的內容。易失性存儲器裝置包括隨機存取存儲器（RAM）、靜態RAM（SRAM）、動態RAM（DRAM）、同步DRAM（SDRAM）等。非易失性存儲器裝置甚至在斷電時也保留存儲的內容。非易失性存儲器裝置包括只讀存儲器（ROM）、可編程ROM（PROM）、電可編程ROM（EPROM）、電可擦除可編程ROM（EEPROM）、閃速存儲器、相變RAM（PRAM）、磁RAM（MRAM）、電阻式RAM（RRAM）、鐵電RAM（FRAM）等。特別地，通常快速地執行、消耗較少的電力并且具有良好的非易失性特性的MRAM會是下一代存儲器。

發明內容

本發明構思的一方面提供了一種非易失性存儲器，該非易失性存儲器包括多個存儲體（bank）、邏輯控制器和多個讀寫（RW）電路。每一個存儲體包括多個存儲器單元。邏輯控制器包括分別對應于所述多個存儲體的多個存儲單元，且被構造為基于存儲在各個存儲單元中的模式信息來將寫使能信號和讀使能信號輸出給各個存儲體。RW電路分別與存儲體連接，且被構造為響應于各個存儲體的寫使能信號和讀使能信號來獨立地啟用或禁用各個存儲體的寫操作和讀操作。在模式信息被存儲在各個存儲單元之后的初始狀態中，無論在各個存儲單元中存儲的模式信息如何，邏輯控制器都激活各個存儲體的寫使能信號和讀使能信號。

在示意性實施例中，在每一個存儲單元中存儲的模式信息可以包括與讀使能信號相關聯的讀位和與寫使能信號相關聯的寫位。

在示意性實施例中，每一個存儲體可以被控制為根據讀位和寫位的值以隨機存取模式、只讀模式、安全模式和易失性模式中的一個模式操作。

在示意性實施例中，當存儲在從多個存儲單元中選擇的存儲單元中的模式信息指示只讀模式時，邏輯控制器還被構造為當在與選擇的存儲單元對應的存儲體中執行寫操作之后在選擇的存儲單元中設置寫標記。

在示意性實施例中，邏輯控制器可以基于在選擇的存儲單元中存儲的模式信息和設置的寫標記來去激活供應給與選擇的存儲單元對應的RW電路的寫使能信號。

在示意性實施例中，當存儲在從多個存儲單元中選擇的存儲單元中的模式信息指示易失性模式時，邏輯控制器還可以被構造為當在與選擇的存儲單元對應的存儲體中執行寫操作之后在選擇的存儲單元中設置重置標記。

在示意性實施例中，當與選擇的存儲單元對應的存儲體被擦除(erase)時，邏輯控制器還可以被構造為重置在選擇的存儲單元中設置的重置標記。

在示意性實施例中，當執行斷電時，響應于在選擇的存儲單元中存儲的模式信息和設置的重置標記，邏輯控制器可以控制與選擇的存儲單元對應的RW電路，使得與選擇的存儲單元對應的存儲體被擦除可重置選擇的存儲單元的重置標記。