[發明專利]一種硅微諧振式壓力傳感器芯體及制作方法

有效

• 申請號: 201310595320.1
• 申請日: 2013-11-22
• 公開（公告）號: CN103557967A
• 公開（公告）日: 2014-02-05
• 發明（設計）人: 吳亞林;金建東;王明偉;李玉玲;田雷;吳紫峰;劉智輝;王永剛
• 申請（專利權）人: 中國電子科技集團公司第四十九研究所
• 主分類號: G01L1/10
• 分類號: G01L1/10;G01L9/06
• 代理公司: 哈爾濱市松花江專利商標事務所 23109
• 代理人: 張宏威

技術領域

本發明涉及一種硅微諧振式壓力傳感器芯體及其制作方法，屬于傳感器領域。

背景技術

硅微諧振式壓力傳感器常采用的工作方式有靜電激勵/壓阻檢測、電熱激勵/壓阻檢測、電磁激勵/電磁檢測、靜電激勵/電容檢測。相對于其它工作方式，靜電激勵/壓阻檢測具有建立速度快、檢測方式抗干擾能力強、激勵發熱量小、功耗低、易于小型化的優點。但現有的硅微諧振式傳感器制作方法中，有些較難采用這種工作方式，有些即使能夠使用，也存在自身的缺點。

例如GE公司的Greenwood等人利用濃硼自停止技術的各向異性腐蝕制作了諧振式傳感器，由于硅表面硼濃度過高，已超出了壓阻效應的有效范圍，因此器件不適用于壓阻檢測。而且濃硼擴散引入很高的內應力，對器件的長期穩定性會有影響；日本槽河株式會社的IKEDA等人提出了利用外延生長和犧牲層技術制作內置于真空腔中的諧振梁技術，這種技術同樣需要濃硼摻雜，因此諧振梁上無法制作壓敏電阻，并且由于犧牲層厚度的限制，諧振子的諧振范圍受到一定的限制；斯倫貝格美國航空分公司制作了靜電激勵/壓阻檢測方式的諧振式壓力傳感器，但需要使用硅硅鍵合和硅片減薄技術。這種技術對硅片平整度要求極高，并且原始硅片厚度的不均勻性和減薄工藝本身的不均勻性會降低器件性能的一致性。中科院電子所提出了一種基于氮化硅的諧振式壓力傳感器，但是其諧振子結構采用10μm的氮化硅梁，殘余應力較大。

發明內容

本發明目的是為了避免使用硅-硅直接鍵合、硅片減薄等復雜技術，避免諧振子制作過程中引入較大的殘余應力問題。提供了一種硅微諧振式壓力傳感器芯體及其制作方法。

本發明所述一種硅微諧振式壓力傳感器芯體，采用靜電激勵/壓阻檢測為工作方式，它包括下層基片和上層基片，下層基片和上層基片鍵合為一個整體；

下層基片上設置有諧振梁、壓力敏感膜片、下層激勵電極、壓敏電阻和下層引線焊盤；諧振梁的上表面設置有下層激勵電極和壓敏電阻，下層激勵電極和壓敏電阻的引線均通過下層引線焊盤引出；壓力敏感膜片設置在諧振梁所在諧振腔的底部；

上層基片上設置有振動槽和上層激勵電極；上層基片的下表面設置有振動槽，在振動槽的槽底表面覆有上層激勵電極；

下層引線焊盤暴露接觸外界；

上層基片下表面的凹槽與諧振梁所在諧振腔形成密閉空間，下層激勵電極與上層激勵電極的位置相對設置；

下層基片選用SOI硅片；上層基片選用玻璃片。

制作所述一種硅微諧振式壓力傳感器芯體的方法，該方法包括以下步驟：

步驟一、制作下層基片，具體過程為：

步驟一一、選用SOI硅片作為待處理下層基片，SOI硅片設置有中間氧化層，該中間氧化層將SOI硅片分成上下兩部分，

對待處理下層基片進行熱氧化處理，在待處理下層基片的上下面表面形成二氧化硅層，獲取熱氧化下層基片；

步驟一二、通過光刻腐蝕工藝對二氧化硅圖形化，然后在上面制作壓敏電阻及其濃硼引線、下層激勵電極及其濃硼引線；壓敏電阻和下層激勵電極并列設置；

步驟一三、重新在下層基片的上表面生長一層二氧化硅層；

步驟一四、在壓敏電阻和下層激勵電極所在區域制作諧振梁，

通過光刻腐蝕工藝對二氧化硅圖形化，然后用ICP刻蝕硅至中間氧化層。刻蝕區域間隔的寬度為諧振梁的寬度，在諧振梁兩側對稱形成兩個深槽；

步驟一五、利用LPCVD沉積氮化硅或二氧化硅作為鈍化層對兩個深槽的表面和上層基片的上下表面進行覆蓋；

步驟一六、利用RIE工藝刻蝕掉深槽底部的鈍化層，

步驟一七、利用ICP工藝繼續對深槽底部刻蝕一定深度；

步驟一八、利用TMAH溶液對下層基片進行腐蝕，直到諧振梁底部的硅全部被腐掉，釋放出諧振梁，兩個深槽連通后形成諧振腔；

步驟一九、去掉下層基片上表面的鈍化層和二氧化硅層，然后，在下層基片上表面的邊緣制作金屬膜，對所述金屬膜光刻腐蝕后形成下層引線焊盤，用于連接步驟一二中的濃硼引線；

步驟一十、下層基片下表面腐蝕出一個深槽，位置在諧振腔下方，該深槽與諧振腔之間薄片硅作為壓力敏感膜片；

步驟二、制作上層基片，具體過程為：

步驟二一、采用玻璃片作為待處理上層基片；

步驟二二、在所述待處理上層基片的下表面制作一個潛槽作為振動槽，并在振動槽的槽底表面制作上層激勵電極；

步驟三、將步驟一制作的下層基片和步驟二制作的上層基片進行鍵合，實現密封；

下層激勵電極與上層激勵電極的位置相對設置；