[發明專利]折疊柵控L形溝道低泄漏電流隧穿晶體管

有效

• 申請號: 201310590770.1
• 申請日: 2013-11-20
• 公開（公告）號: CN104282742A
• 公開（公告）日: 2015-01-14
• 發明（設計）人: 靳曉詩;吳美樂;劉溪;揣榮巖
• 申請（專利權）人: 沈陽工業大學
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/423;H01L29/10;H01L29/08
• 代理公司: 沈陽智龍專利事務所(普通合伙) 21115
• 代理人: 宋鐵軍;周楠

技術領域

?本發明涉及超大規模集成電路制造領域，涉及一種適用于超高集成度集成電路制造的折疊柵控L形溝道低泄漏電流隧穿晶體管的具體結構單元及其制造方法。

背景技術

當前，基于硅材料的PIN型隧穿場效應晶體管(簡稱隧穿晶體管)，與傳統金屬氧化物半導體場效應晶體管（MOSFETs）相比具備可以實現更好的開關特性和更低的功耗的潛質，因而可以作為取代MOSFETs，成為新一代集成電路基本單元候選之一。目前依現有技術所制造的隧穿晶體管的劣勢在于，柵電極電壓正向和反向偏置時均能產生大小相當的隧穿電流，這使得隧穿晶體管的靜態功耗較大，同時，依現有平面技術所制造的隧穿晶體管，與MOSFETs器件相類似，存在著當器件溝道長度過短，由于柵電極控制能力減弱所導致的亞閾值特性的下降和漏極電壓所導致的溝道勢壘降低效應（DIBL）等問題。

提高柵極絕緣層的介電常數可以增強柵電極對短溝道TFETs器件的控制能力，提高亞閾值特性和解決DIBL等問題，然而依然無法解決柵電極電壓正向和反向偏置時均能產生較大隧穿電流的問題，因而不但不能降低反而增大了隧穿晶體管的靜態功耗。

發明內容

發明目的

為保持基于硅材料的PIN型隧穿晶體管具有優良亞閾值特性的同時，降低其反向隧穿泄漏電流（簡稱反向泄漏電流），本發明提供一種折疊柵控L形溝道低泄漏電流隧穿晶體管的具體結構單元及其制造方法。

技術方案

本發明是通過以下技術方案來實現的：

一種折疊柵控L形溝道低泄漏電流隧穿晶體管，其特征在于：包括SOI晶圓的硅襯底；SOI晶圓的硅襯底上方為SOI晶圓的絕緣層；SOI晶圓的絕緣層上方為L形本征硅；L形本征硅的水平部分的一端通過離子注入形成具有重摻雜的源極區域；L形本征硅的豎直部分的上端通過離子注入形成具有重摻雜的漏極區域；L形本征硅的水平部分中間位置的上方及豎直部分靠近源極區域的一側為高介電常數的柵極絕緣層；高介電常數的柵極絕緣層的上方為折疊柵電極；源極區域和漏極區域的上方為源電極和漏電極；折疊柵控L形溝道低泄漏電流隧穿晶體管的外部用采用絕緣介質層對器件和相鄰器件之間進行隔離保護。

L形本征硅為高純度本征硅材料，分為水平和豎直兩個部分，呈英文大寫字母L形。

折疊柵電極位于L形本征硅水平部分的上方和兩側，通過柵極絕緣層與L形本征硅隔離，并對L形本征硅的水平部分和垂直部分均具控制作用。

位于折疊柵電極與L形本征硅的水平部分之間的柵極絕緣層的厚度為0.4納米至2納米之間；位于折疊柵電極與L形本征硅的垂直部分之間的柵極絕緣層的厚度為2納米至4納米之間。

柵極絕緣層為具有高介電常數的絕緣介質，絕緣介質是二氧化鉿、四氮化三硅或三氧化二鋁。

絕緣介質層的介電常數低于柵極絕緣層的介電常數，可以是氮化硅、二氧化硅等。

優點及效果

本發明具有如下優點及有益效果：

1.高亞閾值電流上升率：

本發明所采用的折疊柵電極可同時對L形本征硅水平部分的上方及兩側同時具有控制作用；同時，柵極絕緣層具有高介電常數，可進一步增強折疊柵電極的控制作用，此外，所設計的L形本征硅的豎直部分延長了器件的有效溝道長度，綜合上述設計特點使器件對比于普通隧穿晶體管易于克服短溝道效應對器件亞閾值特性的影響，即器件在亞閾值區域具有更快的電流上升率。

2.?低反向泄漏電流和靜態功耗：

由于隧穿晶體管的正向導通電流的大小取決于源極區域一側的能帶彎曲程度，而反向泄漏電流的大小取決于漏極區域附近的能帶彎曲程度的大小，為在保證器件正向導通電流不下降的同時降低反向泄漏電流和靜態功耗，本發明所采用折疊柵電極，一方面通過控制L形本征硅水平部分的上方及兩側來保證器件具有優秀的亞閾值特性和正向導通能力；另一方面使其與L形本征硅的豎直部分之間的柵極絕緣層厚于L形本征硅的水平部分之間的柵極絕緣層并加長漏極區域，通過上述方法減緩反偏調節下漏極區域附近的能帶彎曲程度，即使器件在保證器件正向特性的同時，具有低反向泄漏電流和靜態功耗的優點。

附圖說明

圖1為本發明提供的一種折疊柵控L形溝道低泄漏電流隧穿晶體管在SOI襯底上形成的三維結構示意圖；

圖2為圖1沿A面切割后得到的折疊柵控L形溝道低泄漏電流隧穿晶體管SOI襯底上形成的結構的剖面圖；

圖3為圖1沿B面切割后得到的折疊柵控L形溝道低泄漏電流隧穿晶體管在SOI襯底上形成的結構的剖面圖；