[發(fā)明專(zhuān)利]基于FPGA的低成本多級(jí)灰度視頻字符疊加系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201310568275.0
• 申請(qǐng)日: 2013-11-15
• 公開(kāi)（公告）號(hào): CN103647905A
• 公開(kāi)（公告）日: 2014-03-19
• 發(fā)明（設(shè)計(jì)）人: 戴林;邊偉;喬高學(xué)
• 申請(qǐng)（專(zhuān)利權(quán)）人: 天津天地偉業(yè)數(shù)碼科技有限公司
• 主分類(lèi)號(hào): H04N5/262
• 分類(lèi)號(hào): H04N5/262;H04N5/272
• 代理公司: 天津市宗欣專(zhuān)利商標(biāo)代理有限公司 12103
• 代理人: 王寧寧

技術(shù)領(lǐng)域

本發(fā)明涉及矩陣視頻字符疊加技術(shù)領(lǐng)域，涉及一種基于FPGA的低成本多級(jí)灰度視頻字符疊加系統(tǒng)。

背景技術(shù)

視頻字符疊加（OSD是英文On?Screen?Display的縮寫(xiě)），也稱(chēng)為字符發(fā)生器。功能為：在顯示器的熒幕上產(chǎn)生一些特殊的字形或圖形，讓使用者得到一些訊息提示。字符疊加是指在復(fù)合視頻信號(hào)上疊加人類(lèi)容易辨識(shí)的各類(lèi)字幕信息，并將這些字符信息與原有復(fù)合視頻信號(hào)中的內(nèi)容一起顯示在視頻顯示設(shè)備（比如監(jiān)視器、硬盤(pán)錄像機(jī)等）上的電子處理裝置，如：顯示日期時(shí)間、位置、有關(guān)數(shù)據(jù)。目前視頻顯示中疊加字符越來(lái)越普遍，從起初疊加的單純黑字或白字到現(xiàn)在的彩色字體。而矩陣中疊加的彩色字符還是比較少，大多依然是黑白字體，且多采用專(zhuān)用的字符疊加芯片，成本較高。

發(fā)明內(nèi)容

本發(fā)明就是為了解決上述現(xiàn)有技術(shù)中的問(wèn)題，提供了一種基于FPGA的低成本多級(jí)灰度視頻字符疊加系統(tǒng)。

為了達(dá)到上述目的，本發(fā)明采用如下技術(shù)方案：

本發(fā)明的基于FPGA的低成本多級(jí)灰度視頻字符疊加系統(tǒng)，包括利用電阻搭建的分壓電路，與FPGA控制器連接的采集視頻同步信號(hào)的視頻采集模塊，由FPGA控制器控制的串口DA芯片和高速開(kāi)關(guān)，采用串口DA芯片和高速開(kāi)關(guān)通過(guò)FPGA控制器實(shí)現(xiàn)多級(jí)灰度電平的產(chǎn)生電路，采用I2C的外部ROM保存灰度值。

系統(tǒng)設(shè)置有網(wǎng)絡(luò)接口，采用嵌入的TCP/IP或UDP協(xié)議實(shí)現(xiàn)在IE瀏覽器中進(jìn)行修改每一路或全局疊加字符的灰度。

視頻字符疊加原理為：首先是通過(guò)視頻采集模塊獲取視頻的同步信號(hào)，由控制器根據(jù)視頻的同步信號(hào)，同時(shí)對(duì)疊加信息進(jìn)行計(jì)算，在輸出端輸出視頻或疊加信息點(diǎn)，從而將字符疊加到視頻上。

本發(fā)明具有的優(yōu)點(diǎn)和積極效果是：

本發(fā)明的基于FPGA的低成本多級(jí)灰度視頻字符疊加系統(tǒng)，采用串行DA芯片和高速開(kāi)關(guān)實(shí)現(xiàn)了一種低成本，可以對(duì)視頻疊加的字符進(jìn)行多級(jí)調(diào)節(jié)的字符疊加方案，最多可達(dá)255級(jí)灰度；采用FPGA為核心控制器件，添加了網(wǎng)絡(luò)接口模塊，在FPGA中嵌入TCP/IP和UDP協(xié)議，通過(guò)網(wǎng)絡(luò)來(lái)修改需要疊加的字符模式；無(wú)須專(zhuān)用的字符疊加芯片，大大降低了灰度字符疊加的成本，提高了可操作性。

附圖說(shuō)明

圖1是本發(fā)明的低成本多級(jí)灰度視頻字符疊加系統(tǒng)的結(jié)構(gòu)框圖。

具體實(shí)施方式

下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明的基于FPGA的低成本多級(jí)灰度視頻字符疊加系統(tǒng)做進(jìn)一步說(shuō)明。下述各實(shí)施例僅用于說(shuō)明本發(fā)明而并非對(duì)本發(fā)明的限制。

圖1是本發(fā)明的低成本多級(jí)灰度視頻字符疊加系統(tǒng)的結(jié)構(gòu)框圖。如圖1所示，本發(fā)明的基于FPGA的低成本多級(jí)灰度視頻字符疊加系統(tǒng)，包括利用電阻搭建的分壓電路，與FPGA控制器連接的采集視頻同步信號(hào)的視頻采集模塊，由FPGA控制器控制的串口DA芯片和高速開(kāi)關(guān)，采用串口DA芯片和高速開(kāi)關(guān)通過(guò)FPGA控制器實(shí)現(xiàn)多級(jí)灰度電平的產(chǎn)生電路，采用I2C的外部ROM保存灰度值。

串口DA芯片可以產(chǎn)生255級(jí)電壓值，利用電阻搭建分壓電路，從而產(chǎn)生黑電平到白電平之間的多個(gè)電平，通過(guò)視頻采集模塊采集的視頻同步芯片，在由FPGA根據(jù)視頻同步信號(hào)來(lái)控制高速開(kāi)關(guān)進(jìn)行輸出相應(yīng)電平和視頻實(shí)現(xiàn)灰度電平的疊加。每一路視頻可以單獨(dú)控制其疊加的字符灰度。

系統(tǒng)設(shè)置有網(wǎng)絡(luò)接口，采用嵌入的TCP/IP或UDP協(xié)議實(shí)現(xiàn)在IE瀏覽器中進(jìn)行修改每一路或全局疊加字符的灰度。疊加字符灰度的深淺可以在IE瀏覽器中打開(kāi)相應(yīng)的網(wǎng)頁(yè)，進(jìn)行設(shè)置。其中DA芯片產(chǎn)生的相應(yīng)電壓的數(shù)據(jù)，保存在外部ROM中，這樣在掉電之后加載該電平值即可，實(shí)現(xiàn)了掉電后灰度值不丟失。

視頻字符疊加原理為：首先是通過(guò)視頻采集模塊獲取視頻的同步信號(hào)，由控制器根據(jù)視頻的同步信號(hào)，同時(shí)對(duì)疊加信息進(jìn)行計(jì)算，在輸出端輸出視頻或疊加信息點(diǎn)，從而將字符疊加到視頻上。本發(fā)明采用串行四路出的DA轉(zhuǎn)換芯片，實(shí)現(xiàn)每個(gè)DA芯片控制四路視頻的字符疊加灰度，然后由FPGA控制器通過(guò)視頻采集模塊采集出視頻的同步信號(hào)，通過(guò)計(jì)算來(lái)控制高速開(kāi)關(guān)在視頻和疊加字符的灰度電平之間進(jìn)行高速切換，同時(shí)通過(guò)FPGA將此時(shí)的字符灰度值保存到外部的I2C芯片中，這樣可以在每次上電時(shí)FPGA通過(guò)I2C芯片來(lái)加載斷電前設(shè)置的疊加字符灰度。如果需要修改字符灰度電平，則打開(kāi)網(wǎng)頁(yè)在相應(yīng)的OSD灰度選項(xiàng)中選擇所需要字符灰度級(jí)別，然后進(jìn)行提交或下載到FPGA中使其生效。也可以將DA電路設(shè)置為全局字符控制，這樣在每次修改了疊加字符的灰度級(jí)別后，矩陣所有輸出視頻的字符疊加灰度同時(shí)進(jìn)行改變。