[發明專利]低壓、低溫度系數基準源電路

有效

• 申請號: 201310566819.X
• 申請日: 2013-11-13
• 公開（公告）號: CN104111687A
• 公開（公告）日: 2014-10-22
• 發明（設計）人: 姚嬌嬌;楊銀堂;孟洋;王玉濤;朱樟明
• 申請（專利權）人: 西安電子科技大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 黃燦;安利霞

技術領域

本發明涉及模擬集成電路領域，特別是指一種具有低溫度系數的低壓基準源電路。

背景技術

基準電壓源作為模擬集成電路的關鍵電路單元，廣泛應用于高精度比較器、A／D和D／A轉換器、動態隨機存取存儲器等集成電路中。

在便攜式設備廣泛使用的今天，低電源電壓和低功耗已經成為模擬電路設計的主要主題之一。其中電壓基準源是模擬電路設計中的關鍵模塊，一般要求低電源電壓敏感性，低溫度漂移特性。傳統的基準源電路都是基于帶隙基準，利用標準CMOS工藝中的垂直PNP管，但輸出電壓一般為1.2V左右。利用NMOS晶體管（N-channel?Metal?Oxide?Semiconductor?FET，N溝道金屬氧化物半導體場效應晶體管）的△V_GS的負溫度系數乘上權重，與PMOS晶體管（P-channel?Metal?Oxide?Semiconductor?FET，P溝道金屬氧化物半導體場效應晶體管）的△V_GS的負溫度系數相減，得到與溫度無關的基準電壓是一種設計方法，但是由于MOS管的閾值電壓具有很大的非線性，故該基準輸出的溫度系數一般大于30ppm/℃，只屬于一階溫度補償技術。目前的技術方案在電路結構、功耗和溫度系數等方面不能很好的滿足性能要求，特別是在低電源電壓的要求下實現一個低溫度系數的基準電壓源還存在很大困難，所以有必要采取一種新的電路結構來實現低溫度系數的基準電壓源。

發明內容

本發明要解決的技術問題是低壓、低溫度系數基準源電路，能夠在滿足低輸出電壓的前提下具有良好的溫度特性。

為解決上述技術問題，本發明的實施例提供一種低壓、低溫度系數基準源電路，包括：

與溫度無關的電流產生電路，襯底偏置電路和基準電壓產生電路，其中：

所述與溫度無關的電流產生電路用于產生低溫度系數的電流，為基準源的輸出級提供電流；

所述襯底偏置電路用于產生襯底偏置電壓，對與溫度無關的電流產生電路進行溫度補償；

所述基準電壓產生電路用于產生與溫度無關的基準電壓。

其中，所述與溫度無關的電流產生電路包括：

第一NMOS晶體管MN1、第二NMOS晶體管MN2、第一PMOS晶體管MP1、第二PMOS晶體管MP2和第一電阻R1，其中，

所述第一NMOS晶體管MN1的源極、所述第一NMOS晶體管MN1的襯底和所述第二NMOS晶體管MN2的源極接地GND；

所述第二NMOS晶體管MN2的襯底接所述襯底偏置電路；

所述第一NMOS晶體管MN1的柵極和所述第一PMOS晶體管MP1的漏極接所述第一電阻R1的正極；

所述第二NMOS晶體管MN2的柵極和所述第一NMOS晶體管MN1的漏極接所述第一電阻R1的負極；

所述第二NMOS晶體管MN2的漏極接所述第二PMOS晶體管MP2的漏極；

所述第一PMOS晶體管MP1的源極和所述第二PMOS晶體管MP2的源極接電源電壓VDD；

所述第一PMOS晶體管MP1的襯底和所述第二PMOS晶體管MP2的襯底接電源電壓VDD；

所述第一PMOS晶體管MP1的柵極接所述第二PMOS晶體管MP2的柵極，所述第二PMOS晶體管MP2的柵極與所述第二PMOS晶體管MP2的漏極短接；

所述第一電阻R1的電流I1作為所述基準電壓產生電路的電流。

其中，所述襯底偏置電路包括：

第三NMOS晶體管MN3和第三PMOS晶體管MP3，其中，

所述第三NMOS晶體管MN3的源極和襯底接地GND；

所述第三NMOS晶體管MN3的柵極和漏極短接并接所述第二NMOS晶體管MN2的襯底和所述第三PMOS晶體管MP3的漏極；

所述第三PMOS晶體管MP3的源極和襯底接電源電壓VDD；

所述第三PMOS晶體管MP3的柵極接所述第一PMOS晶體管（MP1和所述第二PMOS晶體管MP2的柵極；

所述第三NMOS晶體管MN3的柵極為所述第二NMOS晶體管MN2的襯底提供偏置電壓。

其中，所述與溫度無關的電流產生電路還包括：基準源的啟動電路，所述基準源的啟動電路包括：

第四PMOS晶體管MS1、第四NMOS晶體管MS2和第五NMOS晶體管MS3，其中，