[發明專利]一種鎖步的處理器總線監控方法與計算機

有效

• 申請號: 201310529919.5
• 申請日: 2013-10-30
• 公開（公告）號: CN103544087A
• 公開（公告）日: 2014-01-29
• 發明（設計）人: 張喜民;韓強;周嘯;李鵬;趙小冬;沈華;孫允明;段小虎;謝建春;馬小博;李亞鋒
• 申請（專利權）人: 中國航空工業集團公司第六三一研究所
• 主分類號: G06F11/267
• 分類號: G06F11/267
• 代理公司: 西安智邦專利商標代理有限公司 61211
• 代理人: 楊引雪

技術領域

本發明屬于計算機技術，涉及一種鎖步的處理器總線監控方法與計算機。

背景技術

計算機的高故障檢測率對于其在安全關鍵領域的應用具有非常重要的意義。傳統的計算機的故障檢測主要采用看門狗、閉環檢測等方法實現，故障檢測率很難到達到98%以上，計算結果比較監控可實現很高的故障檢測率，但故障檢測的實時性不高。鎖步(Lock-Step)計算機是另一種實現高完整性計算的方法，Lock-Step既能以很高的概率檢測故障又能實時地檢測故障。

發明內容

本發明的目的是：為解決背景技術中的問題，提供一種鎖步的處理器總線監控方法與計算機，能實現計算機的實時的高概率故障檢測和隔離，保證計算機數據處理的高完整性。

本發明的技術解決方案是：

一種鎖步的處理器總線監控計算機，包括處理器和總線橋轉換模塊，處理器通過總線橋轉換模塊與PCI總線連接，其特殊之處在于：所述處理器包括第一處理器和第二處理器，所述總線橋轉換模塊包括第一總線橋轉換模塊和第二總線橋轉換模塊，所述計算機還包括第一總線鎖步監控模塊和第二總線鎖步監控模塊；所述第一處理器與第一總線鎖步監控模塊和第二總線鎖步監控模塊分別連接，第二處理器與第一總線鎖步監控模塊和第二總線鎖步監控模塊分別連接，第一總線鎖步監控模塊和第二總線鎖步監控模塊之間互相連接，第一總線橋轉換模塊實現第一總線鎖步監控模塊與PCI總線等的橋接，第二總線橋轉換模塊實現第二總線鎖步監控模塊與PCI總線等的橋接，第一總線鎖步監控模塊工作模式選擇端接高電平，第二總線鎖步監控模塊工作模式選擇端接低電平。

上述總線鎖步監控模塊包括比較監控邏輯、定時器、錯誤處理邏輯、多路開關、第一緩存器和第二緩存器；第一處理器與第一緩存器和比較監控邏輯連接，第一緩存器與比較監控邏輯連接，第二處理器與第二緩存器和比較監控邏輯連接，第二緩存器與比較監控邏輯連接，比較監控邏輯具有多個輸出端，分別作為處理器、定時器、多路開關的輸入，比較監控邏輯與錯誤處理邏輯互相連接，第一緩存器的輸出作為多路開關的輸入，多路開關的輸出端與總線橋轉換模塊連接；定時器與錯誤處理邏輯連接。

上述處理器與總線鎖步監控模塊之間通過60X總線連接，總線鎖步監控模塊與總線橋轉換模塊之間也通過60X總線連接，所述總線橋轉換模塊是用于實現60X總線接口與存儲器總線接口、PCI總線接口、異步串行總線接口、離散信號接口的轉換的60X總線橋轉換模塊。

一種鎖步的處理器總線監控方法，其特殊之處在于，包括以下步驟：

1】兩個處理器執行相應指令時，觸發總線周期操作事務，每個處理器給兩個總線鎖步監控模塊均發送處理器總線請求信號；

2】若總線鎖步監控模塊檢測到某個處理器總線請求信號，則對總線信號進行存儲，并給該處理器發送等待信號，同時等待另一處理器的總線請求信號；

3】若總線鎖步監控模塊檢測到另一處理器的總線請求信號，對該總線信號進行存儲，也給另一處理器發送等待信號；若在一定時間內檢測不到另一處理器的總線請求信號，進行故障處理，撤銷等待信號，返回步驟1】。

4】總線鎖步監控模塊對兩個處理器發出的總線請求信號進行比較；若比較結果匹配，總線鎖步監控模塊將信號輸出，根據總線橋轉換模塊回饋信號，撤銷等待信號，返回步驟1】，若比較結果不匹配，進行故障處理，撤銷等待信號，返回步驟1】。

上述步驟4中故障處理具體步驟是：

總線鎖步監控模塊向兩個處理器發送中斷信號、向外部發送錯誤指示信號和故障隔離信號。

上述總線周期操作事務包括讀取、寫入、中斷與異常處理。

本發明具有的優點效果是：采用Lock-Step模塊，能實時高概率的檢測和隔離處理器故障，故障檢測率達到98%以上，保證了計算機數據處理的高完整性；將總線信號比較檢測、故障隔離與總線橋接功能分離，系統實現簡便。

附圖說明

圖1是Lock-Step計算機硬件構成圖；

圖2是Lock-Step模塊工作狀態與轉換圖；

圖3是Lock-Step模塊功能框圖。

具體實施方式

鎖步的處理器總線監控計算機組成結構：

鎖步的處理器總線監控計算機組成如附圖1所示，核心部分是2個總線鎖步監控模塊，一個以主模式工作，另一個以從模式工作，其余部分可采用通用器件、電路實現；其余部分主要包括以下結構：

1、處理器