[發明專利]用于Interlaken增強型調度的切包裝置及方法

有效

• 申請號: 201310528424.0
• 申請日: 2013-10-31
• 公開（公告）號: CN103560982A
• 公開（公告）日: 2014-02-05
• 發明（設計）人: 胡杰;蔡林洋;鄭林;馮波
• 申請（專利權）人: 烽火通信科技股份有限公司
• 主分類號: H04L12/955
• 分類號: H04L12/955;H04L12/861;H04L1/00
• 代理公司: 北京捷誠信通專利事務所(普通合伙) 11221
• 代理人: 魏殿紳;龐炳良

技術領域

本發明涉及集成電路領域，特別是涉及一種用于Interlaken增強型調度的切包裝置及方法。

背景技術

隨著通信電子技術的高速發展，芯片間的數據交換速度越來越快，傳統的SPI（Serial?Peripheral?Interface，外圍設備接口）4.2或XAUI（10Gigabit?Ethernet?Attachment?Unit?Interface，10千兆比特以太網附加單元接口）總線由于自身的局限性，不能擴展到10Gbps以上。SPI4.2采用低速并行總線，如要向更高速度擴展的話，勢必會增加更多的引腳，因而需要大面積的PCB（Printed?Circuit?Board，印刷電路板）走線，使硬件設計更加復雜；而XAUI總線無法對數據包流實行信道化，無法實現QoS（Quality?of?Service，服務質量）特性。基于以上情況，Cisco和Cortina兩家公司共同推出Interlaken總線。Interlaken總線在使用上非常靈活，總線容量在理論上不存在上限，可根據用戶需求自行調節，數據采用64B/67B編碼方式，主要應用于10Gbps端口的MAC（Medium?Access?Control，介質訪問控制）、OC-768SONET（Synchronous?Optical?Network，同步光纖網絡）framer（OC-768成幀器，OC-768為SONET光纖數據傳輸的標準速度）、下一代100Gb以太網集成電路和100Gbps?Switch?fabric（交換矩陣）與包處理器。

Interlaken協議中規定的簡單型調度在某些輸入包長和BurstMax（最大突發長度）組合的情況下，會導致包尾存在未使用的帶寬，從而需要在包尾填入Idle?Words（空閑字）以保證BurstShort（短突發長度），從而導致接口性能的降低。所以Interlaken協議中提供了一種增強型調度的方法，以BurstMin（最小突發長度）代替BurstShort，并以一種更優化的切包機制以保證每個包尾均能滿足BurstShort，而不需要填入額外的Idle?Words，從而提高接口性能。

Interlaken協議中闡述的增強型調度算法中，在切包前需要預先確定輸入包長，從而在實現過程中需要緩存每個輸入數據包，從而計算輸入數據包的長度，以供后續切包計算時使用。而在Interlaken承載不同的類型業務的數據包時，輸入包長的上限可能較大，從而需要較大的數據緩存來計算包長；再者，每次切包都需要緩存整包后再進行數據切割，切包效率較低。

發明內容

本發明的目的是為了克服上述背景技術的不足，提供一種用于Interlaken增強型調度的切包裝置及方法，在不需要預先確定輸入數據包長的情況下，能夠按照Interlaken超強型調度的要求進行數據包切割，顯著提高切包效率，有效節省數據緩存空間，降低設備成本。

本發明提供一種用于Interlaken增強型調度的切包裝置，包括上游數據包接口、切片數據緩存、切片信息緩存、數據包接收模塊、切片計算模塊、切片發送模塊和下游Interlaken模塊接口，其中：

所述上游數據包接口，用于：將上游的待切包的數據轉換為本切包裝置所需的數據總線格式，并對輸入的數據包進行包頭包尾檢錯和糾錯，使寫入數據包頭、包尾的數據均以正確的順序成對出現；

所述切片數據緩存，用于：存儲轉換格式后的數據包；

所述切片信息緩存，用于：存儲切片計算模塊提供的切片信息，供切片發送模塊使用；

所述數據包接收模塊，用于：將轉換格式后的數據包寫入切片數據緩存中，并將寫入的數據包頭SOP、數據包尾EOP信息、寫使能、寫地址均送入切片計算模塊，以供其進行切片計算；

所述切片計算模塊，用于：根據已知的參數最大突發長度BurstMax/最小突發長度BurstMin的值，按照Interlaken增強型調度的切包算法，在數據包接收模塊將數據包寫入切片數據緩存模塊的同時，切片計算模塊進行切片計算，使切片大小在BurstMax與BusrtMin之間，計算得出切片信息后，將每個切片的結尾在切片數據緩存中的地址eob_addr存入切片信息緩存中，供后續進行數據包切片時使用；