[發(fā)明專利]具有電流控制器和降低的功率需求的存儲器裝置及方法

有效

• 申請?zhí)枺?/td>: 201310526964.5
• 申請日: 2010-02-16
• 公開（公告）號: CN103531227A
• 公開（公告）日: 2014-01-22
• 發(fā)明（設計）人: 約翰·林奇
• 申請（專利權）人: 約翰·林奇
• 主分類號: G11C11/4091
• 分類號: G11C11/4091;G11C11/404;G11C11/405;G11C11/4076;G11C11/4099;G11C11/56
• 代理公司: 北京康信知識產權代理有限責任公司 11240
• 代理人: 余剛;吳孟秋

本申請是分案申請，其母案申請的申請?zhí)枮?01080008132.9，申請日為2010年2月16日，發(fā)明名稱為“具有電流控制器和降低的功率需求的存儲器結構”。

優(yōu)先權和交叉參考

本申請要求2009年2月20日提交的美國臨時申請USSN?61/154241和2010年2月16日提交的美國實用申請USSN?12/706,374的優(yōu)先權的利益。該申請全部內容結合于此作為參考。

技術領域

本發(fā)明涉及用于信息存儲、并且具體地用于在讀取隨機存取存儲器中的位元上存儲的電壓時解決噪聲敏感度問題并且降低功耗的方法和結構的固態(tài)裝置領域。

背景技術

動態(tài)隨機存取存儲器（DRAM）是一種在集成電路中的位元中存儲數據的隨機存取存儲器。位元通常包括作為存儲機構的一個電容器。泛泛地說，DRAM技術中使用的讀取處理獲取位元中存儲的模擬電壓數據，將其轉換成標準數字邏輯電壓，使得該電壓在位線上可用，并將該電壓解釋為0或1的數字二進制值。

最先廣泛使用的DRAM結構使用包括三個晶體管的結構，因此通常稱為“3T”。隨著技術的進步，開發(fā)了只包括一個晶體管來讀取存儲電容的結構。這種廣泛使用的“1T”結構目前統治著市場。這些結構都具有多種公知的限制和固有的缺點。

該行業(yè)的長期目標是減小存儲器尺寸。通過從3T結構到1T結構的變化實現了顯著的尺寸減小，但是這種改變伴有缺點。1T結構需要復雜的感測放大器（sense?amplifier，讀出放大器）以及對于每個存儲器系統設計變化的定制設計工作。這些需要增加設計周期時間和制造成本。

該行業(yè)的另一個目標是縮短讀取時間。縮短讀取時間的任何結構都是非常需要的。然而，該行業(yè)的另一個長期目標是降低存儲器功耗。該行業(yè)正不斷努力降低功耗。

該行業(yè)還有一個長期目標是獲得增大的存儲器容量。增大存儲器容量的一種技術是每個存儲機構存儲多個位。先前使用的3T結構和新近的1T結構在功能上都不能滿足這一需求。

3T在設計上限制于每存儲機構單個位。其使用二進制函數（具體地，讀取位線上的電壓變化或缺少電壓變化）來指示存儲機構上存儲的值。1T在功能上限制于每存儲機構單個位。其感測兩條位線之間的電壓差。該電壓差很小并且從浮動位線讀取，從而使其易受噪聲影響。該噪聲因素使得每存儲機構表示多個位不切實際。

Wik的US?5,841,695（結合于此作為參考）試圖通過將位元中存儲機構的數量從一個存儲機構增加到三個來克服3T的固有二進制限制。雖然三個存儲機構允許單個單元中的多位存儲，但是這種系統的功耗與三個單獨位元的總功耗差不多。因此，實際而言，沒有優(yōu)點。

Liu的US?7,133,311（結合于此作為參考）披露了一種基于感測每存儲機構表示1.5位的三個電壓電平的1T結構的方法，然而，其限于1T結構的噪聲敏感度。實際上，US?7,133,311的教導背離了使用四個電平的構思，結論是由于噪聲增大，這種配置并不可行。

減小存儲器尺寸、減小讀取時間、降低功耗以及增大存儲器容量這四個目標構成了該行業(yè)的長期、持續(xù)并且未滿足的需求。期望開發(fā)一種提供了這些優(yōu)點而又沒有現有技術的任何限制的裝置和方法。

發(fā)明內容

根據本發(fā)明，披露了一種具有改善的噪聲敏感度的存儲器結構，包括：至少一個存儲器位元和其電壓由來自電流控制器的電流控制和改變的至少一條讀取位線。該存儲器位元包括存儲機構、受控電流源以及讀取開關。該存儲器位元中的受控電流源通過讀取開關電連接至一條讀取位線。來自電流控制器的電流流經受控電流源，并由存儲器位元中存儲機構上的電壓與來自送往電流控制器的基準電壓輸入的電壓之間的差的函數決定。另外，在某些實施方式中，存儲器位元中的受控電流源中的電流通過指示器響應于讀取位線上的電壓變化大于預定閾值的指示而停止。控制讀取位線上的電壓的函數是增益函數，從而降低噪聲敏感度。并且，高電容讀取位線上的電壓轉換不需要大于感測位元狀態(tài)所需的，從而降低功耗。

控制讀取位線上的電壓的函數可以使用多個基準電壓電平中的一個。利用來自于不使用衰減函數的降低的噪聲敏感度和使用多個基準電壓電平控制位元電流的可能性，很容易將本發(fā)明中的結構設置為期望的每存儲機構多位。因此，通過需要具有相應的較少元的系統的真正多位存儲機構，進一步降低了功耗。實際結果是大幅降低功耗并易于在包括其他實質優(yōu)點的存儲器系統中使用的結構和方法。

本發(fā)明的目標是降低噪聲敏感度。

本發(fā)明的另一目標是增大產量并減小設計周期時間和成本。