[發明專利]半導體存儲裝置以及利用其控制外部電壓的方法

有效

• 申請號: 201310516040.7
• 申請日: 2013-10-28
• 公開（公告）號: CN104123968B
• 公開（公告）日: 2018-09-28
• 發明（設計）人: 金淵郁;樸宰范
• 申請（專利權）人: 愛思開海力士有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 北京弘權知識產權代理事務所(普通合伙) 11363
• 代理人: 俞波;毋二省

1.一種半導體存儲裝置，包括：

外部連接端子，所述外部連接端子被配置成供應外部電壓；

熔絲單元，所述熔絲單元被配置成執行熔絲斷裂操作；以及

中斷電路單元，所述中斷電路單元被配置成響應于測試信號而判定所述外部連接端子是否與所述熔絲單元連接，

其中，所述中斷電路單元包括：

電壓泵浦單元，所述電壓泵浦單元被配置成泵浦內部電壓以產生泵浦電壓；

控制單元，所述控制單元被配置成：被施加所述泵浦電壓，并且響應于所述測試信號而輸出所述泵浦電壓或者所述內部電壓；以及

開關單元，所述開關單元被配置成響應于所述泵浦電壓或者所述內部電壓以判定所述外部連接端子是否與所述熔絲單元連接。

2.如權利要求1所述的半導體存儲裝置，其中，所述泵浦電壓具有與所述外部電壓相同的電壓電平，并且具有比所述內部電壓高的電壓電平。

3.如權利要求2所述的半導體存儲裝置，其中，所述控制單元在所述測試信號被禁止時輸出所述泵浦電壓、并且在所述測試信號被使能時改變所述泵浦電壓的電平以輸出所述內部電壓。

4.如權利要求3所述的半導體存儲裝置，其中，所述開關單元在所述內部電壓被輸入時將所述外部連接端子與所述熔絲單元連接、并且在所述泵浦電壓被輸入時將所述外部連接端子與所述熔絲單元斷開連接。

5.如權利要求4所述的半導體存儲裝置，其中，所述測試信號在執行所述熔絲斷裂操作時被使能。

6.如權利要求4所述的半導體存儲裝置，其中，所述開關單元是PMOS晶體管。

7.如權利要求6所述的半導體存儲裝置，其中，所述PMOS晶體管連接在所述外部連接端子與所述熔絲單元之間，并且具有被施加所述泵浦電壓的體端子和被施加所述控制單元的輸出電壓的柵極端子。

8.如權利要求6所述的半導體存儲裝置，其中，所述PMOS晶體管連接在所述外部連接端子和所述熔絲單元之間，并且具有被施加所述泵浦電壓的體端子、漏極端子以及源極端子和被施加所述控制單元的輸出電壓的柵極端子。

9.一種半導體存儲裝置，包括：

熔絲單元，所述熔絲單元被配置成執行熔絲斷裂操作；以及

中斷電路單元，所述中斷電路單元被配置成響應于測試信號而判定所述熔絲單元是否施加有第一電壓，

其中，所述中斷電路單元包括：

電壓泵浦單元，所述電壓泵浦單元被配置成泵浦第二電壓以產生泵浦電壓，所述泵浦電壓具有與所述第一電壓相同的電壓電平；

控制單元，所述控制單元被配置成：被施加所述泵浦電壓，并且響應于所述測試信號而輸出所述泵浦電壓或者所述第二電壓；以及

開關單元，所述開關單元被配置成響應于所述泵浦電壓或者所述第二電壓而判定所述熔絲單元是否施加有所述第一電壓。

10.如權利要求9所述的半導體存儲裝置，其中，所述第一電壓的電平高于第二電壓的電平。

11.如權利要求10所述的半導體存儲裝置，其中，所述控制單元在所述測試信號被禁止時輸出所述泵浦電壓、并且在所述測試信號被使能時改變所述泵浦電壓的電平以輸出所述第二電壓。

12.如權利要求11所述的半導體存儲裝置，其中，所述開關單元在所述第二電壓被輸入時將所述第一電壓供應至所述熔絲單元、并且在所述泵浦電壓被輸入時中斷所述第一電壓供應至所述熔絲單元。

13.如權利要求11所述的半導體存儲裝置，其中，所述測試信號在執行所述熔絲斷裂操作時被使能。