[發明專利]集成電路裝置

無效

• 申請號: 201310485976.8
• 申請日: 2013-09-06
• 公開（公告）號: CN104022099A
• 公開（公告）日: 2014-09-03
• 發明（設計）人: 山田兼慈;君島秀樹
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L23/525
• 分類號: H01L23/525
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 陳松濤;夏青

相關申請的交叉引用

本申請基于并要求2013年3月1日提交的日本專利申請No.2013-041288的優先權，在這里通過引用將其全部內容并入本申請。

技術領域

本發明的實施例總體上涉及集成電路裝置。

背景技術

在集成電路裝置中，有時提供熔絲，以在生產工藝期間或之后適當地隔離所選擇的布線線路。為了隔離所選擇的布線，需要通過激光照射來切斷熔絲。然而，當通過激光切斷熔絲時，有時候在其上形成有熔絲的基底絕緣膜中發生裂縫。這可能導致集成電路裝置的誤操作。

附圖說明

圖1A是示出了根據第一實施例的集成電路裝置的平面圖。圖1B是圖1A中的線A-A’處的截面圖，并且圖1C是圖1A中的線B-B’處的截面圖。

圖2A是示出了示例中激光照射位置的平面圖。圖2B是其截面圖，并且圖2C是示出了切斷熔絲之后的狀態的截面圖。

圖3A是示出了第二實施例的集成電路裝置的平面圖。圖3B是圖3A中的線C-C’處的截面圖，并且圖3C是圖3A中線D-D’處的截面圖。

圖4A是示出了示例1的熔絲的平面圖。圖4B是沿著其長度方向的截面圖。圖4C是其切斷部分的截面圖；并且圖4D是示出了層間電介質的截面圖。

圖5A是示出了示例2的熔絲的平面圖。圖5B是沿著其長度方向的截面圖。圖5C是其切斷部分的截面圖；并且圖5D是示出了層間電介質的截面圖。

圖6A是示出了示例3的熔絲的平面圖。圖6B是沿著其長度方向的截面圖。圖6C是其切斷部分的截面圖；并且圖6D是示出了層間電介質的截面圖。

圖7A是示出了比較例1的熔絲的平面圖。圖7B是沿著其長度方向的截面圖。圖7C是其切斷部分的截面圖；并且圖7D是示出了層間電介質的截面圖。

圖8A是示出了比較例2的熔絲的平面圖。圖8B是沿著其長度方向的截面圖。圖8C是其切斷部分的截面圖；并且圖8D是示出了層間電介質的截面圖。

具體實施方式

實施例提供了集成電路裝置，其中當通過激光照射切斷其中的熔絲時，對下面或相鄰的基底只會造成小的損害。

實施例的集成電路裝置包括熔絲，其中在可切斷部分的兩側上具有連接至不同導電部件的一對端子部分，如有需要，可以通過激光照射來切斷可切斷部分，所述可切斷部分和所述一對端子部分一體形成。所述可切斷部分跨越在端子部分之間，其比端子部分更薄，至少在一個尺度上。

實施例的集成電路裝置包括熔絲，其中在可切斷部分的兩側上具有連接至不同的導電部件的一對端子部分，如有需要，可以通過激光照射來切斷可切斷部分，所述可切斷部分和所述一對端子部分一體。所述一對端子部分的總體積是所述切斷部分體積的20倍或更多倍。

在下文中，將參考附圖來描述示范性實施例。

首先，將描述第一實施例。

圖1A是示出了根據作為示例的實施例的集成電路裝置的平面圖。圖1B是圖1A中的線A-A’處的截面圖，并且圖1C是圖1A中的線B-B’處的截面圖。

如圖1A到1C所示，在根據此實施例的集成電路裝置中，例如在硅襯底(未示出)上設置由二氧化硅(SiO₂)制成的層間電介質10，并且在層間電介質10中嵌入熔絲11結構。熔絲11是形成集成電路裝置1的電路的一部分的布線部件，并且在集成電路裝置1的生產過程或之后，當電路的連接狀態必須改變時，熔絲11是布線電路的被激光有意切斷的部分。熔絲11例如能夠用在存儲器的冗余電路、用于調整模擬電路特性的微調部分、或者現場可編程門陣列(FPGA)中。

在熔絲11中，可切斷部分12，以布線線路的形式，布置在位于可切斷部分12長度方向上的任一側的一對盤狀端子部分13a和13b之間，并且與端子部分13a和13b物理和電氣地相連接?？汕袛嗖糠?2是可能被激光照射以用于切斷或“斷開”熔絲11的部分，當利用激光照射時，可切斷部分12蒸發使得其材料部分被物理去除。端子部分13a和13b沿著可切斷部分12的長度方向各自連接到可切斷部分12的相對末端中的相應一個。