[發明專利]用于薄膜電學性能測試的串聯平行板電容器及其制備方法有效
| 申請號: | 201310483056.2 | 申請日: | 2013-10-15 |
| 公開(公告)號: | CN103545107A | 公開(公告)日: | 2014-01-29 |
| 發明(設計)人: | 朱小紅;任銀娟 | 申請(專利權)人: | 四川大學 |
| 主分類號: | H01G4/33 | 分類號: | H01G4/33;H01G4/38;H01G4/005;G01R31/00;G01R27/26 |
| 代理公司: | 成都科海專利事務有限責任公司 51202 | 代理人: | 劉雙蘭 |
| 地址: | 610065 四川*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 用于 薄膜 電學 性能 測試 串聯 平行 電容器 及其 制備 方法 | ||
技術領域
本發明涉及一種電子材料與電子器件技術,具體地涉及一種用于薄膜材料電學性能測試的串聯平行板電容器及其制備方法,屬于電子材料與電子器件技術領域。
背景技術
近年來,具有優異電學性能的薄膜材料越來越受到人們的關注,薄膜材料的制備方法也越發成熟,比如有脈沖激光沉積法(PLD),磁控濺射法(Magnetron?Sputtering)、金屬有機化學氣相沉積法(MOCVD)、溶膠-凝膠法(Sol-gel)等。在研發和生產過程中,對生長在導電襯底比如(111)Pt/Ti/SiO2/Si上的薄膜進行電學性能測試時,現普遍采用的方法有腐蝕或刻蝕法、遮擋法等。腐蝕或刻蝕法的具體做法是對已經制備好的薄膜材料先在該薄膜表面鍍上導電金屬形成上電極,然后通過腐蝕或刻蝕工藝去掉所述薄膜導電襯底上很小的一部分薄膜,使導電襯底露出,露出部分的電極面積達到足夠用于連接電極引線,將這露出的一部分導電襯底作為下電極;則形成上電極/介電層/下電極這種夾心結構的標準平行板電容器,如圖1所示,用這種電容器來對薄膜進行介電常數、電滯回線、漏電流等電學性能的測量;其腐蝕或刻蝕工藝制作的標準平行板電容器的電容可由以下公式計算得出:其中C0為標準平行板電容器的有效電容值,ε0為真空介電常數,εr為相對介電常數,S0為上電極的面積,d為介電層厚度。所述腐蝕或刻蝕法的不足在于:其一,腐蝕或刻蝕過程中不可避免會損傷薄膜;其二,腐蝕或刻蝕程度不易控制,如腐蝕不足在襯底表面會殘留薄膜,如過分腐蝕會破壞襯底;這兩種情況都會對薄膜電學性能測試造成影響,比如使得根據(1)式計算原理測試得到的電容值偏離實際薄膜電容值,增大其測量誤差;因而腐蝕或刻蝕法使其測試工藝變得復雜。遮擋法是指在某些制備薄膜材料的方法中,可以在沉積薄膜前遮擋部分襯底,使遮擋這部分襯底表面不沉積薄膜,最終以裸露的導電襯底、制備的薄膜材料和鍍在薄膜表面的導電金屬上電極形成的標準平行板電容器來對薄膜進行電學性能測試,其標準平行板電容器的有效電容值同樣根據(1)式計算得到。遮擋法的不足在于:對于某些制備薄膜方法比如Sol-gel法,如果先遮擋部分襯底會使薄膜鋪展得不均勻,影響薄膜質量;而且對于任何成膜方法,在遮擋襯底時可能會對襯底造成損傷或者遮擋不充分使遮擋部分也沉積了薄膜,從而最終影響薄膜電學性能的測試結果,造成較大測量誤差。提供一種制備工藝簡單、測量誤差小的串聯平行板電容器;采用該電容器來對薄膜電學性能進行測試時達到既不損傷制備的薄膜材料、又不損壞襯底、以及減小測量誤差的目的,這正是本發明的任務所在。
發明內容
本發明的目的正是為了克服現有技術中所存在的缺陷和不足,提供一種用于薄膜材料電學性能測試的串聯平行板電容器及其制備方法。該方法是采用設計好的掩膜板,將掩膜板覆蓋在薄膜上表面,利用傳統離子束濺射法在薄膜表面上濺射表面積不同的大小上電極;由此形成的兩大小上電極分別與介電層、下電極構成兩個串聯結構的平行板電容器;利用串聯平行板電容器的一大一小上電極對薄膜材料進行電學性能測試,解決了現有腐蝕法或刻蝕法在腐蝕或刻蝕過程中不可避免會損傷薄膜、損壞襯底,腐蝕或刻蝕程度不易控制;以及現有遮擋法中影響制備的薄膜質量,損傷襯底,而使得測量結果誤差較大的問題。
為實現上述目的,本發明是通過下述技術措施構成的技術方案來實現的。
本發明提供的一種用于薄膜電學性能測試的串聯平行板電容器,包括表面積不同的大上電極和小上電極,介電層和下電極;其中,大上電極、介電層和下電極構成第一電容器,小上電極、介電層和下電極構成第二電容器;所述第一電容器與第二電容器為串聯結構,由此形成以大上電極/介電層/下電極和小上電極/介電層/下電極構成的用于薄膜電學性能測試的串聯平行板電容器;所述大上電極和小上電極均是在被測試薄膜上表面濺射形成的;測試時兩測試探針分別接觸在大上電極和小上電極上,測試線與外加電壓連接即可進行測試。
上述技術方案中,所述表面積不同的大上電極和小上電極的面積至少相差100倍。
上述技術方案中,所述大上電極和小上電極是采用設計好的掩膜板覆蓋在薄膜上表面與薄膜表面緊密貼合,并利用離子束濺射法濺射形成的。
上述技術方案中,在所述掩膜板上分布著大小不同的孔,其中,第一孔大于第二孔,第二孔大于第三孔,第三孔大于第四孔,第四孔大于第五孔。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于四川大學,未經四川大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310483056.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:一種耐候性竹、木質人造板及其制造方法
- 下一篇:可更換刀刃的菜刀





