[發明專利]氮化物功率晶體管及其制造方法

在審

• 申請號: 201310482335.7
• 申請日: 2013-10-15
• 公開（公告）號: CN103531615A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 程凱
• 申請（專利權）人: 蘇州晶湛半導體有限公司
• 主分類號: H01L29/06
• 分類號: H01L29/06;H01L29/778;H01L21/335
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 常亮

技術領域

本發明涉及微電子技術領域，特別是涉及一種氮化物功率晶體管以及制造該氮化物功率晶體管的方法。

背景技術

第三代半導體材料氮化鎵（GaN）由于具有禁帶寬度大、電子飽和漂移速度高、擊穿場強高、導熱性能好等特點，已經成為目前的研究熱點。在電子器件方面，氮化鎵材料比硅和砷化鎵更適合于制造高溫、高頻、高壓和大功率器件，因此氮化鎵基電子器件具有很好的應用前景。

以往氮化鎵功率晶體管都是在藍寶石或碳化硅襯底上制成的，由于氮化鎵異質結導電溝道的特殊性及工藝難度所限，氮化鎵功率晶體管基本都是平面結構，因為襯底很厚且擊穿電場較高，所以器件一般是橫向擊穿，通過一些平面優化技術，如場板結構、增加柵極與漏極距離等可以提高器件的擊穿電壓。但是藍寶石和碳化硅襯底材料比較貴且難以實現大尺寸的襯底材料和外延層，所以氮化鎵功率晶體管成本很高，難以市場化。

目前在大尺寸硅襯底上生長氮化鎵功率晶體管的技術日趨成熟，并且成本較低，是推動氮化鎵功率晶體管市場化的主流方向。但是由于硅材料本身的導電性和低的臨界電場，硅基氮化鎵功率晶體管都存在一個飽和擊穿電壓，該飽和擊穿電壓由硅襯底上生長的氮化物外延層厚度來決定。此外，為了避免器件中靜電的積累而導致ESD（靜電放電）和為了在電路中實現電壓匹配，襯底接地是必不可免的選擇，這導致氮化鎵功率晶體管的擊穿電壓在襯底接地時減少一半，所以提高硅襯底上氮化物功率晶體管的擊穿電壓是目前急需解決的問題。

通過增加外延層厚度的方法可以提高硅襯底氮化物高壓器件的擊穿電壓，盡管目前在硅材料上生長氮化物外延層的技術正日趨成熟，但是因為硅材料和氮化物之間存在巨大的晶格失配和熱失配，生長的氮化物外延層厚度受到極大的限制，一般來說大約在2um至4um左右，生長過厚的氮化物外延層不僅會需要更長的時間，提高成本、降低產能，而且外延層的質量會變差，容易翹曲或龜裂，增加工藝難度，降低成品率等等。

襯底接地后，器件的擊穿很多時候為縱向擊穿，縱向擊穿電壓由外延層的可耐受電壓和硅襯底的可耐受電壓決定。外延層受器件結構及生長工藝限制變化不大，可通過改善襯底的耐壓性來提高整個器件的擊穿電壓。

硅襯底的厚度一般是固定的，過厚會增加成本，并且影響硅上氮化物外延層的質量，也會增加工藝難度，所以通過增加襯底厚度來提高硅襯底耐壓性并不可行。

在硅半導體器件中，用硅材料制作的PN二極管可以承受很高的反向外加電壓。一般是在硅襯底中通過摻雜形成N型摻雜區域和P型摻雜區域，兩個摻雜區域內部會形成一個PN結，形成空間電荷耗盡區，空間電荷區內部導電的電子和空穴非常少，近似于零，類似于一個高阻區，擊穿電場比較高，可以承受一定的外加電壓。空間電荷區可耐受的電壓與其寬度有關，空間電荷區越寬，所能耐受的電壓越大，即PN二極管的擊穿電壓就越大?？臻g電荷區的寬度受摻雜濃度和外加電壓的影響，一般隨著外加電壓的增加空間電荷區的寬度逐漸變大，摻雜濃度較高時空間電荷區較窄，相比同樣電壓下摻雜濃度較低時空間電荷區寬度較寬，可以承受更高的外加電壓。當N型摻雜區域和P型摻雜區域內部的電子和空穴被完全耗盡時，空間電荷區的寬度便不會再擴展，繼續增加外加電壓空間電荷區就會擊穿。因為硅摻雜工藝成熟穩定，可以形成不同結構、不同濃度的摻雜分布，所以產生了能夠耐受不同電壓的PN二極管。

因此，針對上述技術問題，有必要提供一種氮化物功率晶體管及其制造方法。

發明內容

有鑒于此，本發明的目的在于提供一種擊穿電壓高的氮化物功率晶體管及其制造方法。通過外延摻雜或離子注入的方法在硅襯底內部引入縱向P型摻雜半導體層和N型摻雜半導體層，P型摻雜半導體層和N型摻雜半導體層內部會形成空間電荷區，空間電荷區內部的導電電子和空穴被完全耗盡，不存在導電溝道，近似于一個高阻區，可以承受一定的外加電壓?？臻g電荷區所能耐受的電壓與空間電荷區的高度有關，空間電荷區越高，可以耐受的電壓越大。

硅襯底中引入的P型摻雜半導體層和N型摻雜半導體層所形成的空間電荷區相當于在導電硅襯底中插入了一層高電壓耐受層，提高了硅襯底的耐壓性，進而提高了整個器件的擊穿電壓，尤其是在硅襯底接地的情況下，大大提高了漏極與襯底電極之間的縱向擊穿電壓。

為了實現上述目的，本發明實施例提供的技術方案如下：

一種氮化物功率晶體管，所述氮化物功率晶體管包括：

硅襯底，所述硅襯底中包括用以形成空間電荷耗盡區的不同摻雜的半導體復合結構；

位于所述硅襯底上的氮化物成核層；

位于所述氮化物成核層上的氮化物緩沖層；