[發明專利]于通孔底部具有自形成阻障層的半導體裝置

有效

• 申請號: 201310466976.3
• 申請日: 2013-10-09
• 公開（公告）號: CN103730410B
• 公開（公告）日: 2018-03-20
• 發明（設計）人: L·趙;何銘;張洵淵;S·X·林
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/538
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

技術領域

本發明普遍與半導體領域關連，并且更尤指用于沿著通孔、溝槽(trench)或諸如此類的底部表面施加自形成阻障層的方法。

背景技術

近年來，半導體集成電路(IC)產業已經歷快速生長。尤其是，在已出產的ICs世代中，每一世代都比前一世代具有更小且更復雜的電路。然而，為了實現這些進步，必需對IC處理及制造進行開發。在IC的演進過程中，已將功能密度普遍提升(亦即，每個芯片面積的互連裝置數量)并同時又已縮減幾何尺寸(亦即，可使用制造制程來產生的最小組件)。半導體裝置通常是用包括有導電、半導電、介電及絕緣層的多層材料來形成。為了在半導體裝置中的層件之間提供導電性，可穿過特定層件形成孔洞(hole)或通孔。通孔接著是以阻障層(如Ti、TiN、或Ti/TiN之類)內襯，并且以如金屬之類的導電材料填充而在層件之間提供導電性。

在先前的方法下，通孔的多個表面是以阻障層內襯，且裝置接著要經受高溫。不幸的是，沿著通孔底部表面設置的阻障層常常擴散到通孔下方設置的裝置金屬層。如此的擴散已對裝置的可靠度造成負面影響。

發明內容

提供的是一種用于形成半導體裝置的方法。一般而言，本裝置是通過設置金屬層、設置在該金屬層上的覆蓋層(cap layer)及設置在該覆蓋層上的超低k材料層來形成。接著穿過該超低k材料層及該覆蓋層形成通孔。該通孔一旦形成即對該通孔底部表面選擇性地施加阻障層(例如，鈷(Co)、鉭(Ta)、鈷鎢磷化物(CoWP)或其它能夠作用為銅(Cu)擴散阻障體的金屬)。然后對該通孔的一組側壁施加襯層(例如，錳(Mn)或鋁(Al))。該通孔可接著以后續金屬層(有或無種晶層)填充，并且可更進一步處理(例如，退火)該裝置。本發明的第一態樣提供一種用于在半導體裝置中形成阻障層的方法，其包含：沿著該半導體裝置的通孔的底部表面選擇性地施加該阻障層；沿著該通孔的一組側壁施加襯層；以及將該半導體裝置退火。

本發明的第二態樣提供一種用于在半導體裝置中形成阻障層的方法，其包含：沿著該半導體裝置的通孔的底部表面選擇性施加該阻障層，而該通孔是穿過該半導體裝置的超低k材料層及覆蓋層而形成；在該阻障層上并沿著該通孔的一組側壁施加襯層；以金屬填充該通孔；以及處理該半導體裝置而自該阻障層上去除該襯層。

本發明的第三態樣提供一種半導體裝置，其包含：第一金屬層；覆蓋層，形成于該第一金屬層上；超低k材料層，形成于該覆蓋層上；以及通孔，穿過該超低k材料層及該覆蓋層而形成，而該通孔包含沿著該通孔的底部表面而選擇性形成的阻障層及沿著該通孔的一組側壁的襯層。

附圖說明

搭配附圖并經由下文中本發明各種態樣的詳述將得以更輕易地理解本發明的這些及其它特征，其中：圖1A至1D為根據本發明的一個具體實施例而表示半導體裝置在其形成期間的剖面圖；

圖2A至2D為根據本發明的一個具體實施例而表示半導體裝置在其形成期間的剖面圖；

圖3A至3D為根據本發明的一個具體實施例而表示半導體裝置在其形成期間的另一個剖面圖；

圖4A至4B為根據本發明的一個具體實施例而表示半導體裝置在其形成期間的另一個剖面圖；

圖式未必依照比例。而圖式僅用于表述，其用意不在于描繪本發明的特定參數。圖式的用意在于僅描繪本發明的一般具體實施例，并且因而不應該視為范疇內的限制。在圖式中，相稱的組件符號代表相稱的組件。

具體實施方式