[發明專利]晶體管的制作方法

有效

• 申請號: 201310455830.9
• 申請日: 2013-09-29
• 公開（公告）號: CN104517844B
• 公開（公告）日: 2017-12-29
• 發明（設計）人: 童浩;嚴琰;曾以志
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體技術領域，尤其涉及一種晶體管的制作方法。

背景技術

在集成電路制造過程中，隨著器件尺寸的減小，輕摻雜（漏）區（Lightly Doped Drain，LDD）結構技術被廣泛運用在晶體管的制造工藝中。輕摻雜區可以減弱漏區電場，改進熱電子退化效應，并且還可以減小有源區電阻和抑制短溝道效應（short-channel effects，SCE）。

請參考圖1至圖2，現有晶體管制作方法包括：

如圖1所示，在半導體襯底100上形成柵極結構，所述柵極結構包括柵介質層110和柵極120，然后在柵極結構兩側形成偏移間隙壁130，之后以偏移間隙壁130為掩模，對柵極結構兩側的半導體襯底100進行輕摻雜，形成輕摻雜區（未顯示）；

如圖2所示，在偏移間隙壁130側面形成側墻140，并以側墻140為掩模對柵極結構兩側的半導體襯底100進行重摻雜工藝，形成相應的重摻雜區（未顯示）。

但是，現有晶體管制作方法中，所述輕摻雜注入的雜質離子會從偏移間隙壁進入到柵介質層，造成對柵介質層的損壞，從而在柵介質層中形成損壞區，所述損壞區中含有雜質離子，損壞區的存在使柵介質層的絕緣性能下降，因此損壞區的存在是柵極漏電流產生的重要原因。

為此，需要一種新的晶體管的制作方法，以解決在制作過程中，晶體管的柵介質層受到輕摻雜時所注入的雜質離子而受到損壞的問題。

發明內容

本發明解決的問題是提供一種晶體管的制作方法，以消除晶體管的柵介質層在制作過程中受到雜質離子的損壞，從而提高柵介質層的絕緣性能，減小柵極漏電流。

為解決上述問題，本發明提供一種晶體管的制作方法，包括：

提供半導體襯底；

在所述半導體襯底上形成柵介質層；

在所述柵介質層上形成柵極；

在所述柵介質層和所述柵極兩側形成偏移間隙壁；

以所述偏移間隙壁為掩模，對所述柵極兩側的半導體襯底進行離子注入，形成輕摻雜區，所述柵介質層兩側具有損壞區；

去除所述柵介質層中的損壞區；

修補所述柵介質層至預定尺寸；

在所述柵介質層和所述柵極兩側形成側墻；

以所述側墻及所述柵極為掩模，對所述柵極兩側的半導體襯底進行離子注入，形成重摻雜。

可選的，所述預定尺寸大于或者等于所述柵介質層的原始尺寸。

可選的，采用濕法刻蝕去除所述柵介質層中的損壞區。

可選的，所述濕法刻蝕采用的溶液為稀氫氟酸溶液，所述濕法刻蝕的時間范圍包括10s～30s。

可選的，采用流體化學氣相沉積法修補所述柵介質層。

可選的，所述流體化學氣相沉積法采用的溫度范圍包括20℃～65℃，壓強范圍為100Torr～600Torr，射頻功率范圍為50W～500W，沉積時間范圍為2s～200s。

可選的，采用臭氧氧化法修補所述柵介質層。

可選的，所述臭氧氧化法的溫度范圍為200℃～550℃，射頻功率范圍為50W～500W，氧化時間范圍為1s～200s。

可選的，所述柵介質層的厚度范圍包括長度范圍包括40nm～100nm，被去除的掉所述柵介質層長度范圍為20～60nm。

可選的，采用傾角離子注入工藝對位于所述柵介質層和所述柵極兩側下方的所述半導體襯底進行輕摻雜，所述傾角離子注入工藝中傾角角度范圍包括10°～40°，所述雜質離子濃度范圍包括1E10～1E15，采用的電壓范圍為1KV～5KV。

與現有技術相比，本發明的技術方案具有以下優點：

本發明的技術方案中，在進行輕摻雜之后，通過去除柵介質層受到雜質離子損傷的部分，得到剩余的柵介質層，再通過相應的修補工藝，使剩余的柵介質層被修補，形成完整的柵介質層，最終得到的柵介質層中，不含有原來受到雜質離子損傷的部分，因此，柵介質層的絕緣性能高，整個晶體管的柵極漏電流小，晶體管的性能提高。

進一步，所述濕法刻蝕的時間范圍可以控制在10s～30s，從而使被所述濕法刻蝕去除的柵介質層長度范圍控制在20～60nm，進而保證既能夠完全去除柵介質層的損壞區，又不至于使柵介質層被去除的部分太多而造成對柵極的破壞。