[發(fā)明專利]一種高速并行OQPSK解調(diào)時鐘的恢復(fù)系統(tǒng)

有效

• 申請?zhí)枺?/td>: 201310446295.0
• 申請日: 2013-09-26
• 公開（公告）號: CN103475612A
• 公開（公告）日: 2013-12-25
• 發(fā)明（設(shè)計）人: 楊光文;易雪燕;楊新權(quán);匡銀;李立;左金鐘
• 申請（專利權(quán)）人: 西安空間無線電技術(shù)研究所
• 主分類號: H04L27/22
• 分類號: H04L27/22
• 代理公司: 中國航天科技專利中心 11009
• 代理人: 陳鵬

1.一種高速并行OQPSK解調(diào)時鐘的恢復(fù)系統(tǒng)，其特征在于：包括并行延遲模塊、并行插值計算模塊、并行時鐘誤差提取模塊、并行門限計算模塊、并行插值系數(shù)產(chǎn)生模塊，其中：

并行延遲模塊：將經(jīng)過匹配濾波輸出的4AR路基帶數(shù)據(jù)中包含的4AR路并行Q路數(shù)據(jù)延遲T/2后形成新的4AR路并行Q′路數(shù)據(jù)，將未作處理的4AR路并行I路數(shù)據(jù)，以及經(jīng)過延遲處理后的4AR路并行Q′路數(shù)據(jù)一同送至并行插值計算模塊；其中T為數(shù)據(jù)采樣周期，4A為單個周期的采樣點數(shù)，A、R為正整數(shù)；

并行插值計算模塊：對并行延遲模塊輸出的I路數(shù)據(jù)和Q路數(shù)據(jù)分別進行插值計算，對于每一路數(shù)據(jù)，將當前時刻采樣點及其之前的三個采樣點共計四個采樣點數(shù)據(jù)組成第一組，將當前時刻采樣點及其之后的三個采樣點共計四個采樣點數(shù)據(jù)組成第二組，每一組同時進行兩個并列的Farrow結(jié)構(gòu)插值，兩組共四個并行Farrow結(jié)構(gòu)每次得到四個點的插值結(jié)果并同時送至并行時鐘誤差提取模塊和并行門限計算模塊；

并行時鐘誤差提取模塊：對經(jīng)過插值計算后輸出的4AR路并行I路數(shù)據(jù)和4AR路并行Q路數(shù)據(jù)的每一路，按照以下公式計算并行時鐘誤差ε_T，ϵT=[Yi(m-14)+Yi(m-24)+Yi(m-34)-Yi(m+14)-Yi(m+24)-Yi(m+34)]*{Yi(m)-β[Yi(m-14)+Yi(m-24)+Yi(m-34)+Yi(m+14)+Yi(m+24)+Yi(m+34)]},]]>其中Y_i(m)為第i路的當前時刻數(shù)據(jù)，之前第一個采樣點之前第二個采樣點之前第三個采樣點之后第一個采樣點之后第二個采樣點之后第三個采樣點β的取值范圍為0～1之間，將同一時刻的I路數(shù)據(jù)和Q路數(shù)據(jù)的時鐘誤差進行平均并取每一個采樣周期的第一個采樣點的時鐘誤差，總共得到R個并行時鐘誤差并送至并行環(huán)路濾波模塊；

并行門限計算模塊：對經(jīng)過插值計算后輸出的4AR路并行I路數(shù)據(jù)和4AR路并行Q路數(shù)據(jù)的每一路，采用時鐘鎖定指示法計算鎖定值并與預(yù)先設(shè)定的鎖定門限進行比較，判斷環(huán)路是否鎖定；同時對并行時鐘誤差進行加權(quán)積分，根據(jù)積分值判斷當前計算的鎖定門限是否有假鎖；如果沒有假鎖則將并行插值計算模塊的輸出信號作為恢復(fù)后的最終基帶信號并輸出；如果發(fā)現(xiàn)假鎖，將時鐘誤差結(jié)果送至并行插值系數(shù)產(chǎn)生模塊，并將并行插值計算模塊所用的插值系數(shù)清零；

并行插值系數(shù)產(chǎn)生模塊：根據(jù)并行插值系數(shù)計算公式，計算得到新的Farrow結(jié)構(gòu)插值系數(shù)并送至并行插值計算模塊用于新的插值計算；

u→=u1u2u3u4,u1(k)=uΔ(k-1)+4*W(k)u2(k)=uΔ(k-1)+3*W(k)u3(k)=uΔ(k-1)+2*W(k)u4(k)=uΔ(k-1)+1*W(k)]]>

其中W(k)為第k時刻時鐘誤差，u_Δ(k-1)為k時刻前的時鐘誤差，每輸入R路時鐘誤差，產(chǎn)生4AR路插值系數(shù)，并同時送給I路數(shù)據(jù)和Q路數(shù)據(jù)進行插值計算。