[發明專利]一種矢量運算核以及矢量處理器

有效

• 申請號: 201310433489.7
• 申請日: 2013-09-22
• 公開（公告）號: CN104462016B
• 公開（公告）日: 2018-06-05
• 發明（設計）人: 華力;林文瓊
• 申請（專利權）人: 南京中興軟件有限責任公司
• 主分類號: G06F17/14
• 分類號: G06F17/14
• 代理公司: 深圳鼎合誠知識產權代理有限公司 44281
• 代理人: 薛祥輝

本發明公開了一種矢量運算核和矢量處理器，矢量運算核采用兩個三輸入加法器與四個數據取反器，使輸入加法器的數據能夠靈活地取反。矢量處理器中除了設有上述的矢量運算核外，還包括控制單元，控制矢量運算核中的選擇器和取反器，本發明的矢量處理器可以實現同時支持基2，基3，基5快速傅里葉里種的蝴蝶運算。本發明的矢量運算核可以廣泛應用于多模兼容的移動終端芯片中的可編程矢量處理器設計中。

技術領域：

本發明屬于芯片設計中的矢量處理器（vector processor）領域，具體涉及一種實現快速傅里葉(Fast-Fourier Transform)中的蝴蝶運算的矢量運算器。

背景技術：

目前通信協議有GSM、UMTS、WLAN、TD-SCDMA和LTE等等多種模式，采用原有的ASIC設計方法來實現多模兼容的移動終端芯片必然面臨面積大且缺乏靈活性等等缺點。當前的SDR（軟件無線電software-defined radio）技術是解決目前多模通信終端芯片設計問題的極具潛力的技術。可編程矢量處理器（programmable vector processor）是SDR技術的核心架構。為了支持多模基帶的處理，矢量處理器必須能每秒執行數G操作，并且作為移動終端需要滿足功耗在幾百mW左右。

其中的運算單元是矢量處理器的核心運算部分，其性能決定了整個處理器性能，其功耗也占到處理器近一半的功耗，其設計和實現非常關鍵。

矢量運算器可以有很多結構，可以實現一般乘法、加法、乘加，還可以實現復數乘法、加法、乘加，以及特定快速傅里葉的蝴蝶運算，這些都取決于矢量運算器的結構。但是現有一般的方案都只能進行基2快速傅里葉中的蝴蝶運算，無法直接完成基3快速傅里葉中的蝴蝶運算。或者可以通過多組復數加與復數累加的指令組合來完成基3快速傅里葉中的蝴蝶運算，但是增加了指令的數量，運算效率較低，同時也提高了編程的難度，編程效率也大大降低。分析上述現有技術主要原因是在于傳統的矢量運算器在進行復數的蝶形運算時，不能靈活地對乘法結果進行取反運算，使得每條蝶形支路只能進行固定的乘加或乘減，所以只能完成基2快速傅里葉里的蝴蝶運算。

發明內容：

本發明解決的技術問題之一是提出了一種矢量運算核，可以靈活的實現各種蝴蝶運算。

本發明解決的技術問題之一是提出了一種矢量處理器，可以實現同時支持基2，基3，基5快速傅里葉中的蝴蝶運算。

本發明提出的矢量運算核，包括：第一運算支路和第二運算支路；所述第一運算支路包括：輸入端1、2、3，乘法器7，二選一選擇器9，取反器11、12，三輸入加法器15和輸出端17；所述第二運算支路包括：輸入端4、5、6，乘法器8，二選一選擇器10，取反器13、14，三輸入加法器16和輸出端18；所述取反器11、12、13、14用于控制其輸出數據的符號；輸入端1的數據輸入到選擇器9的一個選擇輸入端上，輸入端2、3的數據輸入到乘法器7的兩個輸入端上，乘法器7的輸出數據分成兩個支路分別輸入到取反器11、13的輸入端上；輸入端6的數據輸入到選擇器10的一個選擇輸入端上，輸入端4、5的數據輸入到乘法器8的兩個輸入端上，乘法器8的輸出數據分成兩個支路分別輸入到取反器12、14的輸入端上；選擇器9，取反器11、12的輸出數據分別輸入到加法器15的三個輸入端上；選擇器10，取反器13、14的輸出數據分別輸入到加法器16的三個輸入端上；加法器15的輸出數據分成兩個支路分別輸入到輸出端17上和選擇器9的另一個選擇輸入端上；加法器16的輸出數據分成兩個支路分別輸入到輸出端18上和選擇器10的另一個選擇輸入端上。

進一步的，在輸入端1和選擇器9之間，輸入端6和選擇器10之間分別設有一個寄存器；在乘法器7、8的輸出端，加法器15、16的輸出端上分別設有一個寄存器。

本發明提出的本發明提出的矢量處理器，包括：控制單元以及上述的矢量運算核；所述控制單元用于控制所述矢量運算核中的選擇器9、10的輸入有效端，還用于控制所述矢量運算核中的取反器11、12、13、14的輸出數據符號。