[發(fā)明專利]半導(dǎo)體器件及其制造方法

有效

• 申請?zhí)枺?/td>: 201310421738.0
• 申請日: 2013-09-16
• 公開（公告）號: CN104282649B
• 公開（公告）日: 2017-11-21
• 發(fā)明（設(shè)計）人: 林俊成;洪瑞斌;蔡柏豪
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司11409
• 代理人: 章社杲,孫征

技術(shù)領(lǐng)域

本發(fā)明涉及一種半導(dǎo)體器件，更具體地，涉及三維集成扇出型封裝件。

背景技術(shù)

在多種應(yīng)用中廣泛采用半導(dǎo)體器件。隨著用戶對性能和功能的要求提高，幾何尺寸傾向于快速減小。例如，市場中出現(xiàn)的3G移動電話被期望能夠進(jìn)行遠(yuǎn)程通信、捕捉圖像并且處理高流量數(shù)據(jù)。為了實現(xiàn)這些要求，3G移動電話需要中有限空間中裝配有不同器件，諸如處理器、存儲器和圖像傳感器。

將多個半導(dǎo)體器件組合在一個封裝件中是通過將具有不同功能的器件集成到單個組件中來增強性能的方法。該領(lǐng)域的藍(lán)圖設(shè)計示出具有多級結(jié)構(gòu)的三維封裝件用于高級和微型尺寸的半導(dǎo)體元件。

三維集成半導(dǎo)體封裝件包含多個不同的子結(jié)構(gòu)。子結(jié)構(gòu)以堆疊方式布置，并且相互接觸或通過互連件連接。然而，另一方面，子結(jié)構(gòu)的不同特性也向設(shè)計者產(chǎn)生了挑戰(zhàn)。與二維半導(dǎo)體封裝件相比，相對更加復(fù)雜的三維集成半導(dǎo)體封裝件的故障模式增加。因此，繼續(xù)尋求對用于三維半導(dǎo)體封裝件的結(jié)構(gòu)和方法進(jìn)行改進(jìn)。

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一個方面，提供了一種扇出型封裝件，包括：模塑料；導(dǎo)電插塞，位于模塑料中；以及應(yīng)力緩沖層，位于導(dǎo)電插塞和模塑料之間，應(yīng)力緩沖層的熱膨脹系數(shù)（CTE）介于模塑料的CTE和導(dǎo)電插塞的CTE之間。

優(yōu)選地，應(yīng)力緩沖層是復(fù)合膜。

優(yōu)選地，復(fù)合膜的應(yīng)力緩沖層的CTE隨著遠(yuǎn)離導(dǎo)電插塞而增加。

優(yōu)選地，應(yīng)力緩沖層的厚度介于約0.2μm和約5μm之間。

優(yōu)選地，導(dǎo)電插塞的頂面位于模塑料的頂面下方。

優(yōu)選地，導(dǎo)電插塞的一部分接觸模塑料。

優(yōu)選地，該扇出型封裝件進(jìn)一步包括：位于導(dǎo)電插塞上方并且與導(dǎo)電插塞接觸的互連件，其中，互連件接觸導(dǎo)電插塞的頂面的一部分。

根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體結(jié)構(gòu)，包括：模塑料；填充通孔，位于模塑料中；以及襯里，位于模塑料和填充通孔之間，襯里是錫、鎢、鋯、金、鈀、聚酰亞胺、ENEPIG、ENEP、或PBO。

優(yōu)選地，襯里進(jìn)一步設(shè)置在模塑料的底面上。

優(yōu)選地，襯里的厚度介于約0.2μm和約5μm之間。

優(yōu)選地，襯里的CTE介于約9ppm和約80ppm之間。

優(yōu)選地，填充通孔在襯里的頂部拐角處凹進(jìn)。

優(yōu)選地，填充通孔的凹槽的形狀是環(huán)形。

根據(jù)本發(fā)明的又一方面，提供了一種制造三維半導(dǎo)體封裝的方法，包括：在襯底上鍍柱形件；在柱形件的側(cè)壁上設(shè)置第一應(yīng)力緩沖層；以及用模塑料圍繞第一應(yīng)力緩沖層。

優(yōu)選地，設(shè)置第一應(yīng)力緩沖層包括：用第一應(yīng)力緩沖層覆蓋襯底。

優(yōu)選地，該方法進(jìn)一步包括：從襯底去除第一應(yīng)力緩沖層。

優(yōu)選地，該方法進(jìn)一步包括：研磨模塑料，以暴露柱形件的頂面。

優(yōu)選地，該方法進(jìn)一步包括：去除柱形件的一部分。

優(yōu)選地，設(shè)置第一應(yīng)力緩沖層包括：在柱形件的側(cè)壁上旋涂或汽相沉積第一應(yīng)力緩沖層。

優(yōu)選地，該方法進(jìn)一步包括：在第一應(yīng)力緩沖層上形成第二應(yīng)力緩沖層。

附圖說明

當(dāng)結(jié)合附圖進(jìn)行閱讀時，根據(jù)以下詳細(xì)描述可以最好地理解本發(fā)明的各個方面。應(yīng)該強調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，各種部件不必按比例繪制。事實上，為了論述的清楚起見，多種部件的尺寸可以任意增大或減小。

圖1是三維半導(dǎo)體結(jié)構(gòu)的示意圖；

圖2是在模塑料200和導(dǎo)電插塞之間具有復(fù)合應(yīng)力緩沖層的3D半導(dǎo)體結(jié)構(gòu)；

圖3是包括作為應(yīng)力緩沖層的襯里的半導(dǎo)體結(jié)構(gòu)；

圖4是包括作為應(yīng)力緩沖層的襯里并且襯里位于模塑料的底面下方的半導(dǎo)體結(jié)構(gòu)；

圖5是包括位于導(dǎo)電插塞的頂部拐角上的凹槽的半導(dǎo)體結(jié)構(gòu)；

圖6是包括位于導(dǎo)電插塞的頂部拐角上的凹槽的半導(dǎo)體結(jié)構(gòu)；

圖7A至圖7M是制造三維半導(dǎo)體結(jié)構(gòu)的方法的操作；

圖8A至圖8D是制造三維半導(dǎo)體結(jié)構(gòu)的方法的操作；以及

圖9是根據(jù)本發(fā)明的集成3D IC封裝件600。

具體實施方式

在本發(fā)明中，三維（3D）半導(dǎo)體結(jié)構(gòu)被設(shè)計成用于防止3D半導(dǎo)體結(jié)構(gòu)中的位置處產(chǎn)生破裂。3D半導(dǎo)體結(jié)構(gòu)提供用于半導(dǎo)體芯片的封裝件。半導(dǎo)體芯片被密封在3D半導(dǎo)體結(jié)構(gòu)內(nèi)，并且通過該結(jié)構(gòu)中的互連件電連接至外部電路。在一些實施例中，3D半導(dǎo)體結(jié)構(gòu)是扇出型封裝件。在一些實施例中，3D半導(dǎo)體結(jié)構(gòu)是集成的扇出型疊層封裝（POP）器件。