[發明專利]半導體器件及其制造方法

有效

• 申請號: 201310421738.0
• 申請日: 2013-09-16
• 公開（公告）號: CN104282649B
• 公開（公告）日: 2017-11-21
• 發明（設計）人: 林俊成;洪瑞斌;蔡柏豪
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L21/60
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種扇出型封裝件，包括：

模塑料；

導電插塞，位于所述模塑料中；以及

應力緩沖層，位于所述導電插塞和所述模塑料之間，所述應力緩沖層的熱膨脹系數(CTE)介于所述模塑料的CTE和所述導電插塞的CTE之間，并且所述應力緩沖層是復合膜，所述復合膜的應力緩沖層的CTE隨著遠離所述導電插塞而增加。

2.根據權利要求1所述的扇出型封裝件，其中，所述應力緩沖層的厚度介于0.2μm和5μm之間。

3.根據權利要求1所述的扇出型封裝件，其中，所述導電插塞的頂面位于所述模塑料的頂面下方。

4.根據權利要求1所述的扇出型封裝件，其中，所述導電插塞的一部分接觸所述模塑料。

5.根據權利要求1所述的扇出型封裝件，進一步包括：位于所述導電插塞上方并且與所述導電插塞接觸的互連件，其中，所述互連件接觸所述導電插塞的頂面的一部分。

6.一種半導體結構，包括：

模塑料；

填充通孔，位于所述模塑料中；以及

襯里，位于所述模塑料和所述填充通孔之間，所述襯里是錫、鎢、鋯、金、鈀、聚酰亞胺、ENEPIG、ENEP、或PBO，并且所述襯里是復合膜，所述復合膜的襯里的CTE隨著遠離所述填充通孔而增加。

7.根據權利要求6所述的半導體結構，其中，所述襯里進一步設置在所述模塑料的底面上。

8.根據權利要求6所述的半導體結構，其中，所述襯里的厚度介于0.2μm和5μm之間。

9.根據權利要求6所述的半導體結構，其中，所述襯里的CTE介于9ppm和80ppm之間。

10.根據權利要求6所述的半導體結構，其中，所述填充通孔在所述襯里的頂部拐角處凹進。

11.根據權利要求10所述的半導體結構，其中，所述填充通孔的凹槽的形狀是環形。

12.一種制造三維半導體封裝的方法，包括：

在襯底上鍍柱形件；

在所述柱形件的側壁上設置第一應力緩沖層；

在所述第一應力緩沖層上形成第二應力緩沖層；以及

用模塑料圍繞所述第一應力緩沖層。

13.根據權利要求12所述的方法，其中，設置所述第一應力緩沖層包括：用所述第一應力緩沖層覆蓋所述襯底。

14.根據權利要求13所述的方法，進一步包括：從所述襯底去除所述第一應力緩沖層。

15.根據權利要求12所述的方法，進一步包括：研磨所述模塑料，以暴露所述柱形件的頂面。

16.根據權利要求12所述的方法，進一步包括：去除所述柱形件的一部分。

17.根據權利要求12所述的方法，其中，設置所述第一應力緩沖層包括：在所述柱形件的所述側壁上旋涂或汽相沉積所述第一應力緩沖層。