[發(fā)明專利]IEEE-1394電子裝置

無效

• 申請?zhí)枺?/td>: 201310421108.3
• 申請日: 2013-09-16
• 公開（公告）號: CN103927275A
• 公開（公告）日: 2014-07-16
• 發(fā)明（設(shè)計）人: 賴仁德
• 申請（專利權(quán)）人: 賴仁德
• 主分類號: G06F13/16
• 分類號: G06F13/16
• 代理公司: 北京匯澤知識產(chǎn)權(quán)代理有限公司 11228
• 代理人: 張瑾

技術(shù)領(lǐng)域

本發(fā)明有關(guān)一種IEEE-1394電子裝置，特別涉及一種以FPGA實現(xiàn)專屬功能的IEEE-1394電子裝置。該裝置除了能進(jìn)行電子裝置專屬功能外，還能經(jīng)由所連接的IEEE-1394總線，通過主控計算機下達(dá)命令，更新裝置本身的功能。

背景技術(shù)

近年來，由于USB與IEEE-1394通訊接口普級化，搭配此兩種通訊接口的PC?Based控制設(shè)備也大量地被采用。這些設(shè)備的控制核心功能，通常以FPGA實現(xiàn)來達(dá)到客制化目的，而更新FPGA的功能也成為工程人員研發(fā)或者出機后的工作之一。

本發(fā)明為一IEEE-1394電子裝置，故先闡明傳統(tǒng)IEEE-1394的FPGA裝置的架構(gòu)與目前的缺點。圖2為已知典型IEEE-1394電子裝置搭配FPGA的應(yīng)用架構(gòu)，IEEE-1394的通訊信號由連接線(TPA與TPB?)連接IEEE-1394實體層IC裝置20，之后再轉(zhuǎn)接至IEEE-1394連結(jié)層IC裝置21進(jìn)行進(jìn)一步處理，當(dāng)數(shù)據(jù)正確時，再對上層的FPGA裝置22進(jìn)行寫入或者讀取動作，進(jìn)而使各種IO元件23完成應(yīng)有控制動作。

圖2的NVRAM25為一非揮發(fā)性內(nèi)存裝置，其功用在于存放FPGA裝置22的電路邏輯數(shù)據(jù)。當(dāng)電路板出廠前，工程人員必需使用額外的燒錄制具(FPGA廠商提供的數(shù)據(jù)下載器)，接上FPGA燒錄插座24，對NVRAM25進(jìn)行電路數(shù)據(jù)寫入動作。如此當(dāng)電路板的電源開啟后，F(xiàn)PGA裝置22方能從NVRAM25中讀取工作功能的邏輯規(guī)劃數(shù)據(jù)。

以上典型的應(yīng)用方法大致上完整，但裝置功能更改或者升級方面，可能會遭遇一些麻煩。試想，當(dāng)一批設(shè)備出貨至客戶端后，某些廠商可能會遇到客戶要求設(shè)備功能升級或者更新錯誤的狀況；如設(shè)備使用已知架構(gòu)，更新電路過程需要開關(guān)設(shè)備的電源與機殼，配合一條FPGA廠商提供的數(shù)據(jù)下載器，并輔以廠商提供的軟件才能達(dá)到目的，如此過程費時且費工。為了減少此類的浪費，有必要于FPGA裝置的電路燒錄更新功能方便性加以改善。

發(fā)明內(nèi)容

有鑒于此，本發(fā)明的目的在于提供一種IEEE-1394電子裝置。

為了達(dá)成上述的目的，本發(fā)明提供一種IEEE-1394電子裝置，其能通過相連接的主控計算機，使用相連的IEEE-1394總線下達(dá)指令與數(shù)據(jù)，更新該電子裝置的邏輯功能。

優(yōu)選地，其中達(dá)成目的的手法為，使用一個固定邏輯功能的信號轉(zhuǎn)接與功能燒錄的現(xiàn)場可編程邏輯門陣列，借由此現(xiàn)場可編程邏輯門陣列接受來自主控計算機的指令與燒錄相關(guān)數(shù)據(jù)，燒錄另一個可變動邏輯功能的現(xiàn)場可編程邏輯門陣列。

優(yōu)選地，其中其裝置內(nèi)的主要元件包括一IEEE-1394實體層IC裝置、一可彈性存在的IEEE-1394連結(jié)層IC裝置、一出廠后即設(shè)定好功能的信號轉(zhuǎn)接與功能燒錄的現(xiàn)場可編程邏輯門陣列以及一可隨時修改邏輯功能的現(xiàn)場可編程邏輯門陣列。

優(yōu)選地，其中共有兩種模式，直接更新功能與間接更新功能，直接更新就是通過將電路邏輯數(shù)據(jù)直接寫入可變動邏輯功能的現(xiàn)場可編程邏輯門陣列(FPGA)內(nèi)部達(dá)到目的；間接更新就是通過將電路邏輯數(shù)據(jù)先行寫入非易失性隨機訪問存儲器(NVRAM)，之后再通知可變動邏輯功能的現(xiàn)場可編程邏輯門陣列自動從非易失性隨機訪問存儲器中讀取電路邏輯數(shù)據(jù)而更新內(nèi)部功能，如此達(dá)成目的。

本發(fā)明具有以下有益效果：

使用本發(fā)明的架構(gòu)的控制設(shè)備裝置，可隨時在裝置運作中，以軟件加載現(xiàn)場可編程邏輯門陣列(FPGA)的電路規(guī)劃文件，通過連接該裝置的IEEE-1394總線，實時更新設(shè)備功能，進(jìn)而達(dá)到節(jié)省時間與人力成本的目的。

附圖說明

圖1為本發(fā)明應(yīng)用于PC?Based自動控制設(shè)備的架構(gòu)圖；

圖2為已知典型IEEE-1394的FPGA電子裝置圖；

圖3為本發(fā)明的IEEE-1394?的FPGA電子裝置架構(gòu)圖之一；

圖4為本發(fā)明的IEEE-1394?的FPGA電子裝置架構(gòu)圖之二；

圖5為連結(jié)層轉(zhuǎn)換兼燒錄功能的FPGA內(nèi)部電路構(gòu)造圖；

圖6為連續(xù)封包寫入的雙暫存區(qū)同工范例；

圖7為本發(fā)明自訂的區(qū)域內(nèi)總線架構(gòu)圖；

圖8為本發(fā)明自訂的區(qū)域內(nèi)總線的運作時序圖范例。

【主要元件符號說明】

10-主控計算機；

11-?IEEE-1394傳輸線；

12-電子裝置；

120?-IEEE-1394接口IC裝置；

121-?FPGA裝置；

122-可變動邏輯功能的FPGA裝置；