[發明專利]一種基于數值選擇函數的半導體工藝角掃描仿真方法

有效

• 申請號: 201310420148.6
• 申請日: 2013-09-16
• 公開（公告）號: CN103440391B
• 公開（公告）日: 2017-01-18
• 發明（設計）人: 吳邊
• 申請（專利權）人: 卓捷創芯科技(深圳)有限公司;無錫智速科技有限公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及半導體設計技術領域，具體是指一種以數值選擇函數為工具來動態確定半導體器件模型參數在極限工藝角條件下的參數值，從而對半導體集成電路芯片的性能響應以及集成電路器件模型的參數值隨工藝角變化而進行掃描仿真的方法。

背景技術

半導體芯片仿真是在計算機上借助各種數學模型對集成制造工藝所生產出來的半導體集成電路芯片的功能和性能進行演算、預測和驗證的工作。其中，半導體芯片的模擬集成電路設計工作主要涉及處理連續時間軸上連續變化的電荷、電壓和電流等物理量的模擬電路的功能與性能的演算、預測和驗證工作。

對模擬電路的功能與性能的演算、預測和驗證等工作是在計算機仿真平臺上實現的，該仿真平臺包括幾個基本的要素：仿真測試電路(Testbench)、仿真軟件工具(Simulator)、以及仿真工藝模型(Model)。

仿真測試電路是由電路設計人員根據性能仿真的需要而搭建的由被測試電路(Device?Under?Test，即DUT)、激勵產生電路(Stimulus)和相關的信號處理電路組成的測試電路。

模擬電路的仿真軟件工具主要由電子設計自動化(Electronic?Design?Automation，即EDA)廠商提供,典型的商用工具軟件有美國Cadence公司的Spectre,美國Mentor?Graphics公司的Eldo，以及美國Synopsys公司的Hspice等。

仿真工藝模型主要來源于半導體工藝生產線廠商提供的適合仿真器解析的Spice類型的器件模型。在當今世界流行的無晶圓廠的芯片設計業務模式下，芯片生產主要由世界上少數幾個芯片生產線代工廠完成，比如臺灣的TSMC(臺灣積體電路制造公司)，上海的SMIC(上海中芯國際集成電路制造公司)，臺灣的UMC(臺灣聯華電子公司)，以及注冊在阿聯酋迪拜的格羅方德GlobalFoundries等。仿真工藝模型主要由參數化的半導體器件數學模型組成。該參數化的數學模型模擬了在輸入參數條件下半導體器件自身的物理響應特性，比如對于一個MOS晶體管來說，在各個電極的偏置電壓設置成某個狀態下，某個溝道尺寸的MOS晶體管溝道將會流過多少電流。

具體運行仿真驗證的時候，設計人員需要首先圍繞這個仿真平臺設置仿真工藝模型，即比如選取某個合適的工藝器件模型,才能繼而進行仿真。而模擬集成電路除了關注集成電路性能在典型工藝條件下的響應結果，更需要從統計學角度關注該集成電路在各種工藝參數波動的極限情況下的性能響應及統計學分布，即良率的問題。作為業界的普遍做法，各代工廠開發各自半導體工藝生產線的仿真模型的時候，都將模型分別按照各極限條件組合成的若干個極限工藝角(corner)，比如常規的復合金屬-氧化層-硅襯底工藝,即常說的CMOS工藝的組合方法有典型工藝(typical),極快工藝(fast-N?fast-P),極慢工藝(slow-N?slow-P)，快慢工藝(fast-N?slow-P)和慢快工藝(slow-N?fast-P)，后面四個極限工藝分別對應于不同程度的N型雜質摻雜和P型雜質摻雜所造成的工藝集成電路器件模型的參數波動。故而在設置仿真模型的時候，設計人員需要分別調入對應于這些針對工藝角而組合成的參數值，進而器件仿真模型就被設置成了該工藝角的模型。到目前為止，業界的通常做法是每次置換工藝角的時候，在設計工具中需要手動調用每個工藝角的參數組，才能進行數值仿真。在每次仿真之前需要進行工藝角參數組設置，才能針對不同的工藝角分別運行數值仿真。這樣的做法有著效率低下的問題，設計人員需要耗費繁瑣的精力來逐個仿真各個工藝角條件下的結果，影響了產品研發的進度。

同時，上述的仿真方法為在各種工藝角條件下，分別對各個需要驗證的性能指標進行模擬演算，得到以仿真設置所定義的自變量（如溫度、時間、電流等）為橫坐標，以仿真設置所選取的電路性能響應值應變量（如阻抗、增益、帶寬、噪聲等）為縱坐標的波形曲線圖。由于各種工藝角條件下所得出的波形曲線圖各不相同，為了比較分析同一應變量在各種工藝角條件下的響應值差別，需要將同種應變量響應曲線圖疊加至同一坐標系內，從相同自變量的某一個相同數值所對應的不同工藝角的該同種應變量曲線上取點，然后再建立以工藝角為橫坐標，以應變量響應值為縱坐標的坐標系，將各種工藝角條件下的該應變量響應值分別在該坐標系內描點，從而得出所選取的應變量隨著工藝角變化的曲線圖。

上述的數據整合、處理、分析不但需要耗費大量的時間，而且需要強大的內存硬件支持，因此，往往成為設計進度的一大瓶頸，成為一個設計方法學上的缺陷。