[發(fā)明專利]適用于低電壓寄存器堆的寫加強的抗讀位線漏電存儲單元

有效

• 申請?zhí)枺?/td>: 201310410505.0
• 申請日: 2013-09-11
• 公開（公告）號: CN103500583A
• 公開（公告）日: 2014-01-08
• 發(fā)明（設(shè)計）人: 虞志益;韓軍;鄒澤遠(yuǎn);李毅;韓軍;程旭;曾曉洋
• 申請（專利權(quán)）人: 復(fù)旦大學(xué)
• 主分類號: G11C7/18
• 分類號: G11C7/18
• 代理公司: 上海正旦專利代理有限公司 31200
• 代理人: 陸飛;盛志范

技術(shù)領(lǐng)域

本發(fā)明屬于CMOS（Complementary?Metal?Oxide?Semiconductor）集成電路存儲單元技術(shù)領(lǐng)域，具體涉及一種用于寄存器堆或靜態(tài)隨機存儲器的存儲單元。

背景技術(shù)

隨著集成電路的不斷發(fā)展，微處理器被廣泛應(yīng)用于嵌入式系統(tǒng)之中，如生物醫(yī)療設(shè)備、移動終端以及便攜式設(shè)備等。在這些應(yīng)用中，功耗已經(jīng)成為最重要的指標(biāo)之一。作為微處理器的關(guān)鍵模塊，寄存器堆的功耗在整個微處理器中占了很大比重。而降低電壓無疑是眾多低功耗技術(shù)中最有效的手段之一。同時，在絕大多數(shù)情況下，寄存器堆限制了微處理器的最低可工作電壓，從而限制了微處理器功耗的降低。因此，低電壓成為當(dāng)前寄存器堆設(shè)計領(lǐng)域的研究熱點和挑戰(zhàn)。

圖1為傳統(tǒng)的8管寄存器堆存儲單元。PMOS管100和NMOS管102構(gòu)成一個反相器，它們的漏級在節(jié)點108相連，柵極在節(jié)點109相連；同樣的，PMOS管101和NMOS管103也構(gòu)成一個反相器。這樣，上述四個晶體管構(gòu)成了兩個交叉耦合的反相器，通過正反饋可以保存真值。它有兩個存儲節(jié)點：真存儲節(jié)點109和偽存儲節(jié)點108。寫電路由NMOS管104和NMOS管105構(gòu)成。其中，晶體管104的源級連接到寫位線WBLB上，漏級連接到存儲節(jié)點108，柵極連接到寫字線WWL上；晶體管105的源級連接到寫位線WBL上，漏級連接到存儲節(jié)點109，柵極連接到寫字線WWL上。進行寫操作時，通過寫字線WWL開啟NMOS管104和105，數(shù)據(jù)通過WBL和WBLB寫入到存儲節(jié)點108和109中。讀電路由NMOS管106和NMOS管107構(gòu)成。其中，晶體管106的源級連接到節(jié)點110，漏級連接到讀位線RBL，柵極連接到讀字線；晶體管107的源級連接到地線上，漏級連接到偽存儲節(jié)點110，柵極連接到存儲節(jié)點109。進行讀操作時，通過讀字線選通晶體管106，數(shù)據(jù)通過晶體管106從偽存儲節(jié)點110傳輸?shù)阶x位線RBL上。

圖1所示的傳統(tǒng)存儲單元的優(yōu)點是通過讀隔離保證讀操作時存儲值不被破壞，確保了讀操作的穩(wěn)定性。它的主要缺點有兩個：沒有對寫操作進行加強，導(dǎo)致低電壓下寫操作困難；最壞情況下，對于未選通的存儲單元，讀端口中只有一個晶體管保持關(guān)斷，當(dāng)一根讀位線上連接的存儲單元增加時，讀端口的漏電可能會導(dǎo)致讀操作時讀位線無法保持高電平，從而出現(xiàn)讀錯誤。

因此，為了適應(yīng)寄存器堆在低電壓下工作的需求，有必要研究并實現(xiàn)一種新的存儲單元來解決傳統(tǒng)存儲單元在低電壓下遇到的問題。

發(fā)明內(nèi)容

本發(fā)明的目的是適應(yīng)當(dāng)前寄存器堆低功耗的發(fā)展趨勢，提供一種可以在低電壓下穩(wěn)定工作的新型存儲單元。

本發(fā)明提出的寄存器堆存儲單元，適用于低電壓寄存器堆的寫加強的抗讀位線漏電存儲，其結(jié)構(gòu)包括：

第一和第二反相器，所述的第一和第二反相器交叉耦合，通過正反饋來存儲真值，具有真存儲節(jié)點和互補存儲節(jié)點；在所述的第一和第二反相器的下拉路徑上分別插入了一個寫打斷晶體管，并通過寫打斷信號來控制這兩個寫打斷晶體管的開關(guān)，從而控制兩個反相器之間的反饋的開啟與關(guān)斷；其中：

第一寫晶體管，其源級連接在真存儲節(jié)點上，漏級連接在第一寫位線上，柵極連接在寫字線上；

第二寫晶體管，其源級連接在互補存儲節(jié)點上，漏級連接在第二寫位線上，柵極連接在寫字線上；

第一讀隔離管，其源級連接在讀字線上，漏級連接在第一偽存儲節(jié)點上，柵極連接在真存儲節(jié)點上；

第二讀隔離管，其源級連接在地線上，漏級連接在第一偽存儲節(jié)點上，柵極連接在真存儲節(jié)點上；

第一讀晶體管，其源級連接在第二偽存儲節(jié)點上，漏級連接在讀位線上，柵極連接在第一偽存儲節(jié)點上；

第二讀晶體管，其源級連接在地線上，漏級連接在第二偽存儲節(jié)點上，柵極連接在讀字線上。

本發(fā)明中，在進行寫操作時，通過寫打斷信號來保持插入的兩個寫打斷晶體管處于關(guān)斷狀態(tài)；寫操作結(jié)束時，通過寫打斷信號來重新開啟兩個寫打斷晶體管；在進行讀操作時，通過寫打斷信號保持兩個寫打斷晶體管處于開啟狀態(tài)；在進行數(shù)據(jù)保持時，通過寫打斷信號保持兩個寫打斷晶體管處于開啟狀態(tài)。