[發明專利]LED外延片

無效

• 申請號: 201310398798.5
• 申請日: 2013-09-05
• 公開（公告）號: CN103456851A
• 公開（公告）日: 2013-12-18
• 發明（設計）人: 劉樹高;安建春
• 申請（專利權）人: 山東開元電子有限公司
• 主分類號: H01L33/06
• 分類號: H01L33/06;H01L33/02
• 代理公司: 濰坊鳶都專利事務所 37215
• 代理人: 王慶德

技術領域

本發明屬于LED照明技術領域，具體是涉及一種LED外延片。

背景技術

現有LED的制作中，LED芯片的成本占到了綜合成本的一半以上；縮小藍光LED芯片的尺寸，進而降低LED整體制作成本是目前多數廠家普遍采用的途徑。LED芯片尺寸縮小后，為保證亮度不變，就需要提高輸入給LED芯片的電流密度。但LED存在著電流抑制衰退現象，也就是電流密度越高LED芯片發光效率越低，提高電流密度，能量損失反而會變大。因此，單純采取縮小芯片尺寸的方式，不是降低LED芯片成本的根本途徑。

為減弱LED電流抑制衰退問題，有的通過改進發光層使用的量子阱構造，也有的將藍色LED芯片表面設置的n型接觸電極轉移到芯片內部，使芯片面內的電流密度均勻化，使電流密度在藍色LED芯片面內均勻流過，這些措施為抑制衰退現象發揮了作用。但普遍存在著工藝、結構復雜，制作成本高，效果不明顯等缺點。

通常使用的LED外延片一般是在P-GaN接觸層的一側設有1個多量子阱發光層。利用現有LED外延片，通過縮小芯片尺寸，達到降低芯片制作成本的目的很難做到。也有的LED外延片設有兩個多量子阱發光層，其兩個多量子阱發光層為串聯，中間設有的連接層，產生壓降較大，影響發光效果。

發明內容

本發明要解決的技術問題是提供一種能有效降低LED芯片制作成本，且能夠改善LED電流抑制衰退問題。

為解決上述技術問題，本發明包括依次疊加的襯底、GaN緩沖層、第一N-GaN接觸層、第一多量子阱發光層、P-GaN接觸層、N型電極和P型電極，其結構特點是所述P-GaN接觸層另一面依次設有第二多量子阱發光層和第二N-GaN接觸層；第一N-GaN接觸層和第二N-GaN接觸層上均與N型電極連接。

優選的是所述P-GaN接觸層厚度為350-1000nm。

進一步優選的是所述P-GaN接觸層厚度為400-650nm。

所述P-GaN接觸層兩側的多量子阱發光層均為InGaN/GaN?藍光多量子層，第一和第二多量子阱發光層的厚度均為9-15nm；第一N-GaN接觸層31和第二N-GaN接觸層厚度均為100-1000nm。

所述N型電極和P型電極分別設有內延的N型電極支路和P型電極支路，且N型電極支路和P型電極支路叉形設置；N型電極支路的底面和頂面分別與第一N-GaN接觸層和第二N-GaN接觸層電連接，P型電極支路底面與P-GaN接觸層電連接。

采用上述結構后，本發明P-GaN接觸層兩面分別設有第一多量子阱發光層和第二多量子阱發光層，且兩發光層分別設有第一N-GaN接觸層和第二N-GaN接觸層。也就是在P-GaN接觸層的兩面建立了發光層，這種并聯設置的發光層帶來的優點：一是在不增加芯片面積的情況下有源發光層的面積增加了一倍，在相同的驅動電流下，流過發光層的電流密度下降了一半，使芯片內的電流密度均勻化程度提高，可有效降低電流抑制衰退現象，同時LED的正向壓降降低，進而大幅度提高發光效果。二是由于發光層面積的增加，可以縮小芯片面積，提高驅動電流，在保證亮度的情況下，既降低LED芯片成本，又不會降低光效。

附圖說明

下面結合附圖和實施例對本發明作進一步描述：

圖1是本發明結構示意圖；

圖2是本發明一個實施例電極支路布置示意圖。

具體實施方式

由圖1所示，該LED外延片包括從下往上依次疊加的藍寶石襯底1、GaN緩沖層2、第一N-GaN接觸層31、第一多量子阱發光層41、P-GaN接觸層5、第二多量子阱發光層42和第二N-GaN接觸層32。P-GaN接觸層5上設有與之電連接的P型電極7，第一N-GaN接觸層31和第二N-GaN接觸層32上分別設有一個N型電極（61,62），兩個?N型電極可以分別設置，在封裝前完成并聯，也可以先行連接再進行封裝。兩個量子阱發光層均為InGaN/GaN?藍光多量子層。并聯設置的雙多量子發光層，相對于單面設置的芯片上，發光面積增加了一倍，正向壓降會降低，界面內電流均勻化得以提高，能大幅減少局部電流密度升高的問題。P-GaN接觸層兩面設有雙多量子發光層，因此P-GaN接觸層5厚度一般為350-1000nm，優選的厚度為400-650nm。厚度的增加，一方面電阻進一步降低，同時有利于管芯的腐蝕加工。第一和第二多量子阱發光層的厚度均為9-15nm，優選的厚度為9-12nm。第一N-GaN接觸層31和第二N-GaN接觸層32厚度一般為100-1000nm，優選的厚度為200-600nm。

圖2所示實施例，外延片的頂面蝕刻有的凹槽，所述凹槽按其深度分為2組，其中的一組深槽為N型電極支路槽722，槽體深度為第一N-GaN接觸層31到外延片的頂面的厚度，第一N-GaN接觸層31為N型電極支路槽722的槽底。N型電極支路槽722的槽體內設有導電片64，?N型電極支路槽722的槽口上面設有與第二N-GaN接觸層32電聯接的N型電極支路63。導電片64上、下兩端分別與N型電極支路63和第二N-GaN接觸層32電聯接，導電片64的側面與槽體間設有絕緣鈍化層8。槽深較淺的一組凹槽為P型電極支路槽721，其槽底為P-GaN接觸層5，該槽體內設有導電層71，所述導電層71下端和外端分別與P-GaN接觸層5及P型電極7電聯接。P型電極支路槽721和N型電極支路槽722間隔設置，同樣的其槽體內的兩組導電層71和導電片64呈叉形布置。使用時，P、N電極間的電流均勻化程度進一步提高，進而降低電流抑制衰退現象。經對比試驗，其發光效率可提高10-15%。在同等亮度的情況下，芯片面積可以縮小45%，制作成本大幅降低。