[發(fā)明專利]互連結(jié)構(gòu)有效
| 申請(qǐng)?zhí)枺?/td> | 201310395701.5 | 申請(qǐng)日: | 2013-09-03 |
| 公開(kāi)(公告)號(hào): | CN104422987B | 公開(kāi)(公告)日: | 2018-06-22 |
| 發(fā)明(設(shè)計(jì))人: | 鐘匯才;朱慧瓏;張鵬 | 申請(qǐng)(專利權(quán))人: | 中國(guó)科學(xué)院微電子研究所 |
| 主分類號(hào): | G02B6/12 | 分類號(hào): | G02B6/12 |
| 代理公司: | 北京藍(lán)智輝煌知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11345 | 代理人: | 陳紅 |
| 地址: | 100029 *** | 國(guó)省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說(shuō)明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 互連結(jié)構(gòu) 芯片 光纖 高速數(shù)據(jù)傳輸 半導(dǎo)體器件 可編程器件 數(shù)據(jù)分配器 穿硅通孔 封裝設(shè)計(jì) 光發(fā)送器 光纖通路 互連介質(zhì) 金屬互連 上下表面 傳統(tǒng)的 電接觸 電連接 上表面 輸出端 下表面 互連 功耗 填充 延遲 帶寬 貫穿 替代 | ||
本發(fā)明公開(kāi)了一種互連結(jié)構(gòu),包括:芯片,具有上表面和下表面;穿硅通孔(TSV),貫穿芯片的上下表面;TSV光纖通路,由光纖填充在TSV中形成,作為芯片間的互連介質(zhì),至少與芯片一個(gè)表面中的半導(dǎo)體器件實(shí)現(xiàn)電接觸和/或電連接。依照本發(fā)明的互連結(jié)構(gòu),在TSV結(jié)構(gòu)的3D封裝中使用光纖替代傳統(tǒng)的金屬互連,解決了在高速數(shù)據(jù)傳輸中電互連存在的延遲、功耗、帶寬等缺點(diǎn),另外提出了在電信號(hào)的輸出端與光發(fā)送器之間根據(jù)需要增加可編程器件或數(shù)據(jù)分配器,極大的增加了封裝設(shè)計(jì)的靈活性。
技術(shù)領(lǐng)域
本發(fā)明涉及一種半導(dǎo)體器件,特別是涉及一種采用光纖填充半導(dǎo)體芯片間穿硅通孔的互連結(jié)構(gòu)。
背景技術(shù)
隨著制造技術(shù)受到物理極限的挑戰(zhàn),3D封裝技術(shù)越來(lái)越成為行業(yè)關(guān)注的熱點(diǎn)。3D封裝將兩片或更多的集成電路垂直堆疊封裝在同一芯片中,從而可以減少占用的空間,在3D封裝中,常用的承載集成電路的襯底往往具有穿硅通孔結(jié)構(gòu)(TSV,Through-Silicon-Vias)。通過(guò)采用穿硅通孔結(jié)構(gòu)來(lái)取代傳統(tǒng)的邊緣連線來(lái)進(jìn)行3D封裝,可以在一個(gè)小的器件封裝(footprint)中集成更多的邏輯功能。此外,采用穿硅通孔結(jié)構(gòu)可以有效的縮短關(guān)鍵路徑(critical path),減小延遲,提高器件速度。
穿硅通孔結(jié)構(gòu)的形成方法主要包括:在半導(dǎo)體基底上形成貫穿的通孔,并在其中填充形成連接釘(nail),該連接釘與半導(dǎo)體基底中的互連線相連,之后通過(guò)連接釘與另一晶圓或另一芯片上的互連結(jié)構(gòu)相連,從而實(shí)現(xiàn)3D封裝。現(xiàn)有技術(shù)的穿硅通孔結(jié)構(gòu)主要是基于銅互連工藝形成的。圖1所示為TSV結(jié)構(gòu)的3D封裝示意圖,圖2及圖3為典型的兩種TSV連接方式――face-to-back方式(面對(duì)背方式)以及face-to-face方式(面對(duì)面方式)。
如圖4所示,上述現(xiàn)有技術(shù)的穿硅通孔結(jié)構(gòu)主要是基于銅互連工藝形成的,在納米工藝水平下,當(dāng)集成電路工作頻率迅速提高至幾GHz甚至更高時(shí),基于金屬的常規(guī)互連將無(wú)法高效的傳輸信號(hào),越來(lái)越難以滿足集成電路芯片在延遲、功耗、帶寬和延遲不確定性方面的要求,將成為限制集成電路快速發(fā)展的瓶頸。
另一方面,作為業(yè)界目前研究重點(diǎn)之一,光互連與電互連相比,具有高帶寬、并行性、高互連密度、無(wú)串?dāng)_等優(yōu)點(diǎn)。然而如何高效、低成本、高質(zhì)量地在封裝結(jié)構(gòu)之間形成光互連,成為目前提高IC整體性能的重大挑戰(zhàn)。
發(fā)明內(nèi)容
由上所述,本發(fā)明的目的在于克服上述技術(shù)困難,有效提高半導(dǎo)體集成電路芯片之間的互連效率,特別是提高芯片在延遲、功耗、帶寬和延遲不確定性方面的性能。
為此,本發(fā)明提供了一種互連結(jié)構(gòu),包括:芯片,具有上表面和下表面;穿硅通孔(TSV),貫穿芯片的上下表面;TSV光纖通路,由光纖填充在TSV中形成,作為芯片間的互連介質(zhì),至少與芯片一個(gè)表面中的半導(dǎo)體器件實(shí)現(xiàn)電接觸和/或電連接。
其中,光纖為單束光纖、多束光纖或者光纜,包括高折射率的內(nèi)層以及低折射率的外層。
其中,芯片中還具有光發(fā)射器電路和/或光接收器電路。
其中,光發(fā)射器電路包括光源和光調(diào)制器,光調(diào)制器將電信號(hào)轉(zhuǎn)變?yōu)楣庑盘?hào)。
其中,在光發(fā)射器電路前端具有可編程器件與光發(fā)射器電路的片選信號(hào)相連,從而能夠通過(guò)對(duì)可編程器件的編程來(lái)實(shí)現(xiàn)TSV光纖通路的通或者斷。
其中,在光發(fā)射器電路與電信號(hào)的輸出端之間還增設(shè)有數(shù)據(jù)分配器,在實(shí)際應(yīng)用中根據(jù)地址信號(hào)的要求,將一路數(shù)據(jù)分配到指定的其它輸出通路上去。
其中,可編程器件包括電容、熔絲、反熔絲、帶浮柵的MOS晶體管及其組合。
其中,數(shù)據(jù)分配器包括2路數(shù)據(jù)分配器、4路數(shù)據(jù)分配器、或8路數(shù)據(jù)分配器。
其中,多個(gè)芯片上下層疊或者左右并列分布。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國(guó)科學(xué)院微電子研究所,未經(jīng)中國(guó)科學(xué)院微電子研究所許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310395701.5/2.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。





