[發明專利]電容器結構及其制作方法有效
| 申請號: | 201310385805.8 | 申請日: | 2013-08-29 |
| 公開(公告)號: | CN103426728A | 公開(公告)日: | 2013-12-04 |
| 發明(設計)人: | 高超 | 申請(專利權)人: | 上海宏力半導體制造有限公司 |
| 主分類號: | H01L21/02 | 分類號: | H01L21/02;H01L23/522 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 鄭瑋 |
| 地址: | 201203 上海市浦*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 電容器 結構 及其 制作方法 | ||
技術領域
本發明涉及半導體技術領域,特別涉及一種電容器結構及其制作方法。
背景技術
半導體集成電路中,電容器包括PIP(Poly-Insulator-Poly,多晶硅-絕緣層-多晶硅)電容器以及PPS(Poly-Poly-Substrate,多晶硅-多晶硅-襯底)電容器。
其中,PIP電容器是一種廣泛用于防止模擬電路發射噪音和頻率調制的器件。由于PIP電容器具有由多晶硅(與邏輯電路的柵電極的材料相同)形成的下部電極和上部電極,因此PIP電容器的電極可以與柵電極一起形成,而無需單獨的形成工藝。PPS電容器也具有由多晶硅(與邏輯電路的柵電極的材料相同)形成的下部電極和上部電極,PPS電容器的電極也可以與柵電極一起形成,而無需單獨的形成工藝。由于PIP電容器和PPS電容器的電極均可以與柵電極一起形成,在器件需要大電容的情況下,通常使用PIP電容器和PPS電容器。
在現有的電擦除可編輯的只讀存儲器(Electrically?Erasable?Programmable?ROM,EEPROM)中,廣泛使用PIP電容器和PPS電容器。但是,一般情況下PIP電容器會被單獨形成在場區,PPS電容器單獨形成在有源區,由于PIP電容器、PPS電容器單位面積電容較小,增大電容的唯一辦法是增加PIP電容器面積或增加PPS電容器面積,這就導致芯片面積隨之增大。
現有技術中的電容器的制作方法,以PIP電容器為例,包括以下步驟:
如圖1a所示,提供半導體襯底110;并在所述提供半導體襯底110上依次形成第一介質層120和第一多晶硅層130;然后,刻蝕所述第一介質層120和所述第一多晶硅層130,暴露出所述半導體襯底110的邊緣;
如圖1b所示,在所述半導體襯底110和所述第一多晶硅層130上依次形成第二介質層140以及第二多晶硅層150;然后,對所述第二多晶硅層150以及第二介質層140進行刻蝕,停止于所述半導體襯底110或第一多晶硅層130上,形成溝槽151;
如圖1c所示,在所述半導體襯底110、所述第二多晶硅層150以及所述溝槽151中形成第三介質層160;然后,對所述第三介質層160進行刻蝕,在所述溝槽151中形成第一通孔161,停止于所述第一多晶硅層130上;同時,在所述第三介質層160中形成第二通孔162,并停止于所述第二多晶硅層150上;
如圖1d所示,在所述第一通孔161以及所述第二通孔162中填充金屬物170。
由此形成電容器,所述電容器由所述第一多晶硅層130作為第一極板(下部電極),所述第二多晶硅層150作為第二極板(上部電極),所述第二介質層140作為第一極板和第二極板之間的介質層(絕緣層)。然而,現有的的電容器的電容已經不能滿足產品設計的要求。隨著半導體器件的尺寸持續降低,如何在不增加電容面積的情況下提高電容器的單位面積電容是本領域技術人員急需解決的問題之一。
發明內容
本發明的目的在于提出一種電容器結構及其制作方法,在不增加電容面積的情況下,提高電容器的單位面積電容。
為了實現上述目的,本發明的提供一種電容器的制作方法,包括以下步驟:
提供半導體襯底;
在所述半導體襯底上依次形成第一介質層以及第一多晶硅層,刻蝕所述第一多晶硅層以及第一介質層,暴露出部分半導體襯底;
在所述半導體襯底以及第一多晶硅層上依次形成第二介質層以及第二多晶硅層,刻蝕所述第二多晶硅層以及第二介質層,暴露出所述第一多晶硅層以及半導體襯底;
在所述半導體襯底以及第二多晶硅層上形成第三介質層,刻蝕所述第三介質層,形成溝槽,所述溝槽暴露出所述第二多晶硅層;
在所述第三介質層上以及所述溝槽中形成第四介質層,依次刻蝕所述第四介質層、第三介質層,形成第一通孔、第二通孔以及第三通孔,所述第一通孔暴露出所述半導體襯底,所述第二通孔暴露出所述第一多晶硅層,所述第三通孔暴露出所述第二多晶硅層;
在所述第一通孔、第二通孔、第三通孔以及溝槽中填充金屬物。
進一步的,在所述電容器的制作方法中,所述半導體襯底設有淺溝道隔離層。
進一步的,在所述電容器的制作方法中,所述半導體襯底為硅襯底,所述淺溝道隔離層為二氧化硅。
進一步的,在所述電容器的制作方法中,所述第四介質層的材質為二氧化硅或氮化硅。
進一步的,在所述電容器的制作方法中,所述第四介質層的厚度范圍是100埃~200埃。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海宏力半導體制造有限公司,未經上海宏力半導體制造有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310385805.8/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





