[發明專利]半導體裝置

無效

• 申請號: 201310379108.1
• 申請日: 2009-12-01
• 公開（公告）號: CN103531537A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 金元住;崔相武;李太熙;樸允童
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L21/82
• 分類號: H01L21/82;H01L27/02;H01L21/762
• 代理公司: 北京銘碩知識產權代理有限公司 11286
• 代理人: 劉燦強;王占杰

本申請是2009年12月1日提交的名稱為“半導體裝置和制造半導體裝置的方法”的中國專利申請的分案申請。

技術領域

本發明的構思涉及半導體裝置和制造半導體裝置的方法，更具體地講，涉及這樣的制造半導體裝置的方法，該方法能夠形成具有局部化(localized)絕緣體上硅(SOI)結構的存儲器單元，使用選擇性蝕刻法使該SOI結構局部化于一個或多個區域。

背景技術

單晶體管(1-T)動態隨機存取存儲器(DRAM)是一種使用單個晶體管而實現的存儲器，該存儲器不包括電容器。可通過執行簡單的工藝來制造1-T?DRAM，并且1-T?DRAM具有改進的感測余量(sensing?margin)。

然而，應當在SOI晶片上實現1-T?DRAM，且由于SOI晶片的成本增加導致制造成本增加。此外，因為SOI晶片的性質還未被完全證實，所以1-T?DRAM不能被制造成獨立(stand-alone)式，而應當被制造成嵌入(embedded)式。

發明內容

本發明的構思提供了能夠使用選擇性蝕刻在體基底的一個或多個局部化區域中形成具有絕緣體上硅(SOI)結構的存儲器單元的制造半導體裝置的方法。

根據本發明構思的示例實施例，可以提供制造半導體裝置的方法，所述方法包括以下步驟：在體基底的第一區域中形成一個或多個主體圖案；通過蝕刻所述一個或多個主體圖案的下部區域，將體基底的第一區域劃分成下部體基底區域和浮置主體區域；用絕緣材料填充浮置主體區域與下部體基底區域之間的區域。

根據本發明構思的多個方面，可以提供制造半導體裝置的方法，所述方法包括：在第一導電類型的體基底中形成第一阱并在第一阱中形成絕緣體上硅(SOI)結構。形成SOI結構的步驟可包括：在第一阱中形成一個或多個主體圖案，通過蝕刻所述一個或多個主體圖案的下部區域將第一阱劃分成下部阱區域和浮置主體區域，用絕緣材料填充浮置主體區域與下部阱區域之間的區域。

根據本發明構思的示例實施例，可以形成多個阱，使多個阱包括在第一導電類型的體基底中的第二導電類型的第二阱和在第二導電類型的第二阱中的第一導電類型的第三阱。形成第一阱的步驟可包括在第二阱中形成第一導電類型的第一阱。形成SOI結構的步驟可包括在第一導電類型的第一阱中形成SOI結構。

根據本發明構思的多個方面，可以提供制造半導體裝置的方法，所述方法包括以下步驟：在第一導電類型的體基底的第一區域中形成多個阱；在體基底的沒有形成所述多個阱的部分形成絕緣體上硅(SOI)結構。形成SOI結構的步驟可包括：在體基底的沒有形成所述多個阱的部分形成一個或多個主體圖案；通過蝕刻所述一個或多個主體圖案的下部，將體基底的沒有形成所述多個阱的部分劃分成基底區域和浮置主體區域；用絕緣材料填充浮置主體區域和基底區域之間的部分。

根據本發明構思的示例實施例，可以提供半導體裝置，所述半導體裝置包括：第一導電類型的體基底的基底區域；在基底區域中的絕緣區域；在絕緣區域上的浮置主體區域，其中，浮置主體區域通過絕緣區域與基底區域隔開，浮置主體區域和基底區域包含具有類似特性的材料。

根據本發明構思的示例實施例，可以提供半導體裝置，包括局部化絕緣體上硅(SOI)結構的半導體裝置包括：第一導電類型的體基底的基底區域；在基底區域中的阱；在阱中的絕緣區域；在絕緣區域上的浮置主體區域，其中，浮置主體區域通過絕緣區域與阱隔開，浮置主體區域和阱包含具有類似特性的材料。

根據本發明構思的示例實施例，可以提供包括局部化絕緣體上硅(SOI)結構的半導體裝置，所述半導體裝置包括：第一導電類型的體基底的第一基底區域；在第一基底區域中的多個阱；在體基底的第二基底區域中的絕緣區域；在絕緣區域上的浮置主體區域，其中，浮置主體區域通過絕緣區域與第二基底區域隔開，第二基底區域和浮置主體區域包含具有類似特性的材料。

附圖說明

將通過以下結合附圖進行的簡要描述來更清楚地理解本發明構思的示例實施例。圖1至圖11表示這里所描述的非限制性的示例實施例。

圖1是根據本發明構思的示例實施例的半導體裝置的剖視圖。

圖2A至圖2C是示出根據本發明構思的示例實施例的圖1中示出的半導體裝置的制造方法的剖視圖。

圖3A至圖3G是示出根據本發明構思的示例實施例的絕緣體上硅(SOI)結構的形成方法的透視圖。

圖4是根據本發明構思的示例實施例的半導體裝置的剖視圖。

圖5是根據本發明構思的示例實施例的半導體裝置的剖視圖。