[發(fā)明專利]適用于轉(zhuǎn)接板的TSV結(jié)構(gòu)及其制備方法

有效

• 申請?zhí)枺?/td>: 201310375502.8
• 申請日: 2013-08-26
• 公開（公告）號: CN103426864A
• 公開（公告）日: 2013-12-04
• 發(fā)明（設(shè)計）人: 王磊;張文奇
• 申請（專利權(quán)）人: 華進半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L21/768
• 代理公司: 無錫市大為專利商標事務(wù)所 32104
• 代理人: 曹祖良

技術(shù)領(lǐng)域

本發(fā)明涉及一種適用于轉(zhuǎn)接板的TSV結(jié)構(gòu)及其制備方法，尤其是一種微電子封裝技術(shù)/半導(dǎo)體或固體器件的硅穿孔（TSV）結(jié)構(gòu)。

背景技術(shù)

TSV在半導(dǎo)體微電子領(lǐng)域，代表硅穿孔（Through?Si?via）。在3D?IC封裝及MEMS封裝過程中，由于要使用到多層芯片互聯(lián)，因此需要打穿整個芯片的孔來實現(xiàn)電學(xué)連接。

集成電路在集成度方面的發(fā)展一直遵循“摩爾定律”，而隨著集成電路技術(shù)進入32nm技術(shù)時代后，系統(tǒng)的復(fù)雜性、設(shè)備的投資成本等急劇上升，“摩爾定律”的延續(xù)性受到了嚴重制約。同時傳統(tǒng)的二維小型化策略已經(jīng)達到了性能、功能多樣性和制造成本的極限。而利用現(xiàn)代電子封裝技術(shù)實現(xiàn)高密度三維（3D）集成，則成為微電子電路系統(tǒng)級集成和替代傳統(tǒng)二維集成技術(shù)的重要途徑。在各種3D集成技術(shù)中，TSV技術(shù)是3D領(lǐng)域多芯片疊層化集成和電互連的關(guān)鍵性技術(shù)，引領(lǐng)3D封裝技術(shù)發(fā)展的趨勢，其優(yōu)勢有：互連長度可以縮短到與芯片厚度相等，使邏輯模塊垂直堆疊代替了水平分布；顯著的減小了RC延遲和電感效應(yīng)，有利于提高數(shù)字信號傳輸速度和微波的傳輸；可以實現(xiàn)高密度、高深寬比的連接，從而能夠?qū)崿F(xiàn)復(fù)雜的多片全硅系統(tǒng)集成，密度比當(dāng)前用于先進多片模塊的物理封裝高出許多倍；同時更加節(jié)能，預(yù)期TSV能把芯片的功耗降低大約40%。TSV封裝包含一系列關(guān)鍵技術(shù)：通孔刻蝕，孔內(nèi)絕緣層、阻擋層和種子層的形成，硅通孔電鍍填充以及芯片減薄與堆疊等。其中，制作通孔絕緣層是不可被忽視的一步，因為這直接影響了TSV的互連特性。絕緣層的存在可以防止互連材料銅和硅基底之間形成導(dǎo)電通道，從而提高芯片的電學(xué)可靠性和穩(wěn)定性。SiO₂、Si₃N₄等都是半導(dǎo)體工藝中最常用的絕緣材料，傳統(tǒng)的絕緣層制作是利用PECVD的方法在通孔內(nèi)直接淀積絕緣材料TEOS。但由于成熟的深刻蝕技術(shù)已經(jīng)可以制作出深寬比相當(dāng)高的垂直通孔，使得傳統(tǒng)的絕緣層的制作遇到了困難。一方面，傳統(tǒng)生長絕緣材料的保型覆蓋性會隨著通孔深寬比的增大而變差，因而難以在通孔內(nèi)部得到均勻的絕緣層；另一方面，刻蝕通孔底部的絕緣材料時會不可避免地對側(cè)壁的絕緣材料造成一定的削減，尤其在通孔側(cè)壁的根部，削減作用更加明顯。這就容易導(dǎo)致側(cè)壁絕緣層的失效，從而影響了整個TSV的互連特性。

傳統(tǒng)的TSV結(jié)構(gòu)包括：絕緣層、擴散阻擋層、種子層以及填充層。其中絕緣層往往采用PECVD?TEOS來制備，而且往往采用單層結(jié)構(gòu)。當(dāng)TSV采用單一絕緣層時，在后續(xù)背面露頭工藝過程中，由于刻蝕深度要求以及刻蝕速率的要求，往往刻蝕溶液需要采用氫氟酸+硝酸+醋酸/去離子水（HNA）體系，但是該溶液體系也會刻蝕二氧化硅（TEOS）絕緣層，而且硅和TEOS的刻蝕選擇比較小，一旦TEOS絕緣層刻蝕完后，擴散阻擋層Ti或TiN等就會暴露在刻蝕溶液中，該刻蝕液對Ti或TiN的刻蝕速率更高，造成的結(jié)果包括：1）對填充金屬造成刻蝕（Ti或TiN等擴散阻擋層刻蝕完后，刻蝕液立即會與填充金屬發(fā)生反應(yīng)）；2）擴散阻擋層發(fā)生嚴重根切現(xiàn)象；3）工藝流程的復(fù)雜及成本的提高（因為上述結(jié)果會考慮使用其他刻蝕液或干法刻蝕，其他的濕法刻蝕液的刻蝕速率較慢，而干法刻蝕對于較大深度的刻蝕成本較高）。

發(fā)明內(nèi)容

本發(fā)明的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種適用于轉(zhuǎn)接板的TSV結(jié)構(gòu)及其制備方法，工藝簡單、成本低廉、質(zhì)量良好，提高了硅通孔絕緣層的均勻性和絕緣性。

按照本發(fā)明提供的技術(shù)方案，一種適用于轉(zhuǎn)接板的TSV結(jié)構(gòu)，包括襯底，襯底具有相對應(yīng)的襯底正面和襯底背面；其特征是：在所述襯底上設(shè)有TSV深孔，在TSV深孔的側(cè)壁及底壁上設(shè)置第一絕緣層，在第一絕緣層表面設(shè)置第二絕緣層，在第二絕緣層表面設(shè)置一層或多層擴散阻擋層，在擴散阻擋層表面設(shè)置種子層，在TSV深孔中填充導(dǎo)電金屬。

所述適用于轉(zhuǎn)接板的TSV結(jié)構(gòu)的制備方法，其特征是，包括以下步驟：

（1）提供襯底，襯底具有相對應(yīng)的襯底正面和襯底背面；

（2）首先在襯底上刻蝕形成TSV深孔，該TSV深孔朝向襯底背面的一端為TSV頭部；

（3）接著在襯底正面采用熱氧化方式生長二氧化硅，得到第一絕緣層，第一絕緣層覆蓋襯底正面和TSV深孔的側(cè)壁及底壁；然后在第一絕緣層表面采用PECVD、SACVD或APCVD沉積TEOS，得到第二絕緣層；之后再在第二絕緣層表面沉積一層或多層擴散阻擋層，在擴散阻擋層表面沉積種子層；最后在TSV深孔中填充導(dǎo)電金屬。

還包括TSV結(jié)構(gòu)的露頭工藝，具體過程為：