[發明專利]一種紅外焦平面陣列及其讀出電路的使能控制電路

有效

• 申請號: 201310360563.7
• 申請日: 2013-08-19
• 公開（公告）號: CN103411680A
• 公開（公告）日: 2013-11-27
• 發明（設計）人: 呂堅;闕隆成;吳張玉;陳長龍;周云
• 申請（專利權）人: 電子科技大學
• 主分類號: G01J5/00
• 分類號: G01J5/00;H03K17/08
• 代理公司: 成都行之專利代理事務所(普通合伙) 51220
• 代理人: 譚新民

1.一種紅外焦平面陣列讀出電路的使能控制電路，其特征在于，包括：

與門，所述與門包括第一輸入端、第二輸入端、第三輸入端和輸出端；

外部控制電路，所述外部控制電路的輸出端連接到所述第一輸入端；

模擬上電及功耗檢測電路，所述模擬上電及功耗檢測電路的輸出端連接到所述第二輸入端；

數字上電檢測電路，所述數字上電檢測電路的輸出端連接到所述第三輸入端；

所述與門的所述輸出端輸出使能控制信號。

2.如權利要求1所述的使能控制電路，其特征在于，所述模擬上電及功耗檢測電路包括相互串聯的相差產生電路、鑒相器、充放電電路和第一延時模塊。

3.如權利要求2所述的使能控制電路，其特征在于：所述相差產生電路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一反相器和第一電容，其中：

所述第一PMOS管的源極連接到系統電源，柵極連接到第一模擬控制信號，漏極連接到所述第二PMOS管的源極；

所述第二PMOS管的柵極連接到所述第一NMOS管的柵極并且連接到時鐘信號，所述第二PMOS管的漏極連接到所述第一NMOS管的漏極并且連接到所述第一反相器的輸入端；

所述第一NMOS管的源極連接到所述第二NMOS管的漏極；

所述第二NMOS管的柵極連接到第二模擬控制信號，源極接地；

所述第一反相器的輸入端通過所述第一電容接地，所述第一反相器的輸出端作為所述相差產生電路的輸出端連接到所述鑒相器的輸入端。

4.如權利要求2或者3所述的使能控制電路，其特征在于：所述鑒相器包括異或門和第二反相器，其中：

所述異或門的第一輸入端作為所述鑒相器的輸入端連接到所述相差產生電路的輸出端，所述異或門的第二輸入端連接到系統時鐘，所述異或門的輸出端連接到所述第二反相器的輸入端；

所述第二反相器的輸出端作為所述鑒相器的輸出端連接到所述充放電電路。

5.如權利要求2或者3或者4所述的使能控制電路，其特征在于：所述充放電電路包括第三PMOS管、第三NMOS管和第二電容，其中：

所述第三PMOS管的源極連接到系統電源，柵極作為所述充放電電路的輸入端連接到所述鑒相器的輸出端，漏極連接到所述第三NMOS管的漏極并且作為所述充放電電路的輸出端連接到所述第一延時模塊；

所述第三NMOS管的源極接地，柵極連接到第二模擬控制信號；

所述第二電容一端連接到所述第三PMOS管的漏極，另一端接地。

6.如權利要求1至5中任意一項所述的使能控制電路，其特征在于，所述數字上電檢測電路包括：第四PMOS管、第五PMOS管、第四NMOS管、第五NMOS管、第三電容和第二延時模塊，其中：

所述第四PMOS管的源極連接到系統電源，所述第四PMOS管的柵極連接到所述第五PMOS管的柵極并且連接到所述第四PMOS管的漏極，所述第四PMOS管的漏極連接到所述第四NMOS管的漏極和柵極；

所述第四NMOS管的源極連接到所述第五NMOS管的漏極和柵極；

所述第五NMOS管的源極接地；

所述第五PMOS管的源極連接到系統電源，所述第五PMOS管的漏極連接到所述第二延時模塊的輸入端，并通過所述第三電容接地。

7.一種紅外焦平面陣列，包括讀出電路，其特征在于：所述讀出電路包括如權利要求1至6中任意一項所述的使能控制電路。