[發(fā)明專利]接觸孔的刻蝕方法

有效

• 申請?zhí)枺?/td>: 201310354603.7
• 申請日: 2013-08-14
• 公開（公告）號: CN103400799A
• 公開（公告）日: 2013-11-20
• 發(fā)明（設計）人: 吳敏;楊渝書;李程
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/311
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發(fā)明涉及半導體制造領域，尤其涉及一種接觸孔的刻蝕方法。

背景技術

隨著半導體特征尺寸的持續(xù)縮小，傳統(tǒng)工藝遭遇到更多新的挑戰(zhàn)。當半導體技術制造達到55納米節(jié)點及以下時，接觸孔的刻蝕工藝便會遭遇到如何刻蝕出高深寬比接觸孔的技術問題，該技術問題成為半導體制造工藝的一個難點。

現有技術中，接觸孔的刻蝕方法包括：提供半導體襯底（圖未示），在所述半導體襯底上依次形成有層間介質層10、抗反射層20以及圖案化的光阻層30，如圖1所示；其中，所述圖案化的光阻層30和抗反射層20用作刻蝕阻擋層；接著，刻蝕所述抗反射層20，形成一通孔，刻蝕停止與所述層間介質層10表面；接著，繼續(xù)刻蝕所述層間介質層10，從而形成接觸孔40。

然而，在刻蝕所述層間介質層10時，由于刻蝕會對所述圖案化的光阻層30和抗反射層20造成傷害，使所述圖案化的光阻層30和抗反射層20的側壁形貌不佳，并且會使形成的通孔變大，從而使形成的接觸孔尺寸較大，形貌較差，不符合工藝要求。

一般情況下，當對刻蝕工藝提出更高的要求時都是通過引入新的技術工藝來克服舊工藝的缺陷。例如在55納米節(jié)點上，業(yè)界開始逐漸引入先進工藝：以APF（Advanced?Patterning?Film，先進圖形薄膜）為掩模的接觸孔刻蝕。它能夠非常有效地降低接觸孔的關鍵尺寸，同時保證接觸孔的形貌良好。但是新工藝的引入通常會帶來了更高的成本；同時，使用APF為掩模的工藝更加復雜，對設備提出了更高的要求。

發(fā)明內容

本發(fā)明的目的在于提供一種接觸孔的刻蝕方法，能夠形成形貌較佳，尺寸

為了實現上述目的，本發(fā)明提出一種接觸孔的刻蝕方法，包括步驟：

提供半導體襯底，在所述半導體襯底上依次形成有層間介質層、抗反射層以及圖案化的光阻層；

刻蝕抗反射層，形成刻蝕孔，刻蝕停止于所述層間介質層的表面；

在所述圖案化的光阻層和抗反射層的表面以及刻蝕孔的內壁形成聚合物；

刻蝕所述刻蝕孔內的層間介質層，形成接觸孔。

進一步的，所述聚合物采用電漿沉積方式形成。

進一步的，所述電漿沉積方式的反應壓強范圍是30毫托～50毫托。

進一步的，所述電漿沉積方式的高頻電壓功率范圍是300瓦～500瓦，偏置電壓功率為50瓦～100瓦。

進一步的，所述聚合物由C₄F₈、CH₂F₂以及CH₃F的混合物形成。

進一步的，所述C₄F₈、CH₂F₂以及CH₃F的流量比例范圍是1:1:1～1:1:3

進一步的，所述C₄F₈、CH₂F₂以及CH₃F的流量范圍分別是50cm³/min～80cm³/min、50cm³/min～80cm³/min以及50cm³/min～150cm³/min。

進一步的，所述層間介質層的材質為二氧化硅。

進一步的，所述半導體襯底的材質為硅。

與現有技術相比，本發(fā)明的有益效果主要體現在：在刻蝕抗反射層之后，刻蝕層間介質層之前，在所述抗反射層和圖案化的光阻層表面以及刻蝕孔的側壁形成聚合物，聚合物一方面填充與所述刻蝕孔，使刻蝕孔的直徑進一步縮小，從而能夠形成尺寸較小的接觸孔；另一方面聚合物能夠保護所述刻蝕孔內壁，使后續(xù)形成的接觸孔具有良好的形貌，符合工藝要求。

附圖說明

圖1至圖3為現有技術中形成接觸孔的剖面示意圖；

圖4為一實施例中接觸孔的刻蝕方法的流程圖；

圖5至圖7為一實施例中接觸孔的刻蝕方法的剖面示意圖。

具體實施方式

以下結合附圖和具體實施例對本發(fā)明提出的接觸孔的刻蝕方法作進一步詳細說明。根據下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

在本實施例中，提出一種接觸孔的刻蝕方法，包括步驟：