[發明專利]半導體結構的形成方法

有效

• 申請號: 201310337245.9
• 申請日: 2013-08-05
• 公開（公告）號: CN104347517B
• 公開（公告）日: 2018-10-16
• 發明（設計）人: 王新鵬
• 申請（專利權）人: 中芯國際集成電路制造(北京)有限公司;中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L27/11521
• 分類號: H01L27/11521;H01L21/336
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

一種半導體結構的形成方法，包括：提供半導體襯底；在半導體襯底表面形成第一停止層、位于第一停止層表面的第一犧牲層、位于所述第一犧牲層的表面的第二停止層、位于所述第二停止層表面的第二犧牲層；刻蝕所述第二犧牲層、第二停止層、第一犧牲層、第一停止層和半導體襯底，形成凹槽；在凹槽內填充絕緣介質材料，形成表面與第二犧牲層的表面齊平的隔離結構；去除所述第二犧牲層，暴露出部分隔離結構的側壁和頂面；去除所述第二停止層，同時刻蝕所述暴露的部分隔離結構，使隔離結構的頂部寬度減??；去除第一犧牲層，在所述第一氧化物層表面形成浮柵。上述方法可以提高形成的浮柵的質量。

技術領域

本發明涉及半導體技術領域，特別涉及一種半導體結構的形成方法。

背景技術

在目前的半導體產業中，集成電路產品主要可分為三大類型：邏輯、存儲器和模擬電路，其中存儲器件在集成電路產品中占了相當大的比例，如RAM（隨機存儲器）、DRAM（動態隨機存儲器）、ROM(只讀存儲器)、EPROM(可擦除可編程只讀存儲器)、FLASH(快閃存儲器)和FRAM（鐵電存儲器）等。存儲器中的閃存器件的發展尤為迅速。它的主要特點是在不加電的情況下能長期保持存儲的信息，具有集成度高、較快的存取速度和易于擦除等多項優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。閃存結構一般包括浮柵和控制柵。

請參考圖1至圖4，為現有技術形成閃存的浮柵結構的示意圖。

請參考圖1，提供半導體襯底10，在所述半導體襯底10表面依次形成氧化層20和位于所述氧化層20表面的氮化硅層30，在所述氮化硅層和氧化層內形成開口，沿所述開口刻蝕半導體襯底10形成凹槽，在所述凹槽內填充氧化硅，形成隔離結構40，所述隔離結構40的表面與氮化硅層30的表面齊平。

請參考圖2，去除所述氮化硅層30（請參考圖2），暴露出位于氧化層20上方的部分隔離結構40。

請參考圖3，在所述氧化層20和隔離結構40表面形成多晶硅層50，所述多晶硅層填充滿相鄰隔離結構40之間的空隙。

請參考圖4，對所述多晶硅層進行平坦化，使其表面與隔離結構40表面齊平。所述平坦化后的多晶硅層51與其下方的氧化層20構成浮柵結構。

現有技術形成的浮柵結構中的多晶硅層中容易出現空洞，會影響最終形成的閃存的性能。

發明內容

本發明解決的問題是提供一種半導體結構的形成方法，提高形成的浮柵結構的質量。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：提供半導體襯底；在所述半導體襯底表面形成第一停止層、位于第一停止層表面的第一犧牲層、位于所述第一犧牲層的表面的第二停止層、位于所述第二停止層表面的第二犧牲層；刻蝕所述第二犧牲層、第二停止層、第一犧牲層、第一停止層和半導體襯底，形成凹槽；在所述凹槽內填充絕緣介質材料，形成隔離結構，所述隔離結構的表面與第二犧牲層的表面齊平；去除所述第二犧牲層，暴露出部分隔離結構的側壁和頂面；去除所述第二停止層，同時刻蝕所述暴露的部分隔離結構，使所述隔離結構的頂部寬度減??；去除所述第一犧牲層，在所述第一氧化物層表面形成浮柵。

可選的，所述第一犧牲層和第一停止層的材料不同。

可選的，所述第二停止層的材料與第二犧牲層的材料不同。

可選的，所述第二停止層的材料與隔離結構的材料相同。

可選的，所述第一停止層的材料為氧化硅，所述第一犧牲層的材料為氮化硅；所述第二停止層的材料為氧化硅，所述第二犧牲層的材料為氮化硅。

可選的，所述第一停止層的厚度為

可選的，所述第一犧牲層的厚度為

可選的，所述第二停止層的厚度為

可選的，所述第二犧牲層的厚度為