[發明專利]靜電放電檢測電路及處理系統

有效

• 申請號: 201310330454.0
• 申請日: 2013-07-31
• 公開（公告）號: CN103412216A
• 公開（公告）日: 2013-11-27
• 發明（設計）人: 俞大立;陳鑫雙;趙德林;李麗;王富中
• 申請（專利權）人: 格科微電子（上海）有限公司
• 主分類號: G01R31/00
• 分類號: G01R31/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 吳靖靚;駱蘇華

1.一種靜電放電檢測電路，其特征在于，包括：采樣單元、放大器單元和電壓調節單元，其中，

所述采樣單元適于采樣第一電源線和第二電源線上的電壓以輸出控制電壓，所述第一電源線提供的電壓高于所述第二電源線提供的電壓；

所述放大器單元適于在所述控制電壓大于所述放大器單元的閾值電壓時輸出的檢測信號為第一檢測信號，在所述控制電壓小于所述放大器單元的閾值電壓時輸出的檢測信號為第二檢測信號；

所述電壓調節單元適于調節所述放大器單元的閾值電壓。

2.根據權利要求1所述的靜電放電檢測電路，其特征在于，所述放大器單元包括柵極相連的第一PMOS管和第一NMOS管；所述第一PMOS管的柵極適于接收所述控制電壓，所述第一PMOS管的漏極與所述第一NMOS管的漏極連接并作為所述放大器單元輸出所述檢測信號的輸出端。

3.根據權利要求2所述的靜電放電檢測電路，其特征在于，所述電壓調節單元包括由至少一個PMOS管構成的PMOS管組，所述PMOS管組中的PMOS管成串聯結構，每個PMOS管的柵極與各自的漏極連接，所述PMOS管組的一端適于輸入第一電源電壓，所述PMOS管組的另一端連接所述第一PMOS管的源極。

4.根據權利要求2所述的靜電放電檢測電路，其特征在于，所述電壓調節單元包括由至少一個NMOS管構成的NMOS管組，所述NMOS管組中的NMOS管成串聯結構，每個NMOS管的柵極與各自的漏極連接，所述NMOS管組的一端適于輸入第二電源電壓，所述NMOS管組的另一端連接所述第一NMOS管的源極。

5.根據權利要求2所述的靜電放電檢測電路，其特征在于，所述電壓調節單元包括由至少一個PMOS管構成的PMOS管組和由至少一個NMOS管構成的NMOS管組；所述PMOS管組中的PMOS管成串聯結構，每個PMOS管的柵極與各自的漏極連接，所述PMOS管組的一端適于輸入第一電源電壓，所述PMOS管組的另一端連接所述第一PMOS管的源極；所述NMOS管組中的NMOS管成串聯結構，每個NMOS管的柵極與各自的漏極連接，所述NMOS管組的一端適于接收第二電源電壓，所述NMOS管組的另一端連接所述NMOS管的源極；所述第一電源電壓高于所述第二電源電壓。

6.根據權利要求1所述的靜電放電檢測電路，其特征在于，所述采樣單元包括連接于所述第一電源線和所述第二電源線之間串聯的第一阻抗元件和第一容抗元件，所述第一阻抗元件和所述第一容抗元件的連接端作為所述采樣單元輸出所述控制電壓的輸出端。

7.根據權利要求6所述的靜電放電檢測電路，其特征在于，所述第一阻抗元件為多晶硅電阻、有源區電阻、阱電阻或MOS溝道電阻，所述第一容抗元件為多晶硅-絕緣體-多晶硅電容、金屬-絕緣體-多晶硅電容、金屬-絕緣體-金屬電容、金屬-氧化物-金屬電容或MOS電容。

8.根據權利要求6或7任一項所述的靜電放電檢測電路，其特征在于，所述采樣單元還包括第二阻抗元件，所述第一容抗元件通過所述第二阻抗元件與所述第一阻抗元件連接，所述第一阻抗元件和所述第二阻抗元件的連接端作為所述采樣單元輸出所述控制電壓的輸出端。

9.根據權利要求1所述的靜電放電檢測電路，其特征在于，所述采樣單元包括連接于所述第一電源線和所述第二電源線之間依次串聯的第三阻抗元件、第四阻抗元件和由至少一個晶體管構成的晶體管組；所述晶體管組中的晶體管成串聯結構，每個晶體管的柵極與各自的漏極連接；所述第三阻抗元件和所述第四阻抗元件的連接端作為所述采樣單元輸出所述控制電壓的輸出端。

10.根據權利要求9所述的靜電放電檢測電路，其特征在于，所述第三阻抗元件為多晶硅電阻、有源區電阻、阱電阻或MOS溝道電阻，所述第四阻抗元件為多晶硅電阻、有源區電阻、阱電阻或MOS溝道電阻。

11.根據權利要求1所述的靜電放電檢測電路，其特征在于，還包括鎖存器單元，適于將所述第一檢測信號或第二檢測信號鎖存后輸出。

12.一種靜電放電處理系統，其特征在于，包括處理單元、放電單元和至少兩個權利要求1至11任一項所述的靜電放電檢測電路，所述處理單元適于接收所述至少兩個靜電放電檢測電路輸出的檢測信號，并在接收到的第一檢測信號數量大于或等于第二檢測信號的數量時觸發所述放電單元泄放所述第一電源線和第二電源線上的靜電電壓。