[發(fā)明專利]一種串行總線系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201310329006.9
• 申請(qǐng)日: 2013-07-31
• 公開（公告）號(hào): CN103412845A
• 公開（公告）日: 2013-11-27
• 發(fā)明（設(shè)計(jì)）人: 陳安軍;詹永衛(wèi);戰(zhàn)云;王峰
• 申請(qǐng)（專利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第四十一研究所
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40
• 代理公司: 濟(jì)南舜源專利事務(wù)所有限公司 37205
• 代理人: 王連君

技術(shù)領(lǐng)域

本發(fā)明涉及一種串行總線系統(tǒng)，適用于測(cè)量設(shè)備的內(nèi)部總線控制。

背景技術(shù)

測(cè)量設(shè)備，是內(nèi)部由多個(gè)測(cè)試節(jié)點(diǎn)組成并能自動(dòng)完成激勵(lì)、測(cè)量、數(shù)據(jù)處理并顯示或輸出測(cè)試結(jié)果的裝置。測(cè)試節(jié)點(diǎn)是測(cè)量設(shè)備的最小功能單元，為完成測(cè)試節(jié)點(diǎn)的測(cè)量功能，每個(gè)測(cè)試節(jié)點(diǎn)又由若干個(gè)器件組成。測(cè)量設(shè)備需要控制上述測(cè)試節(jié)點(diǎn)及其器件，使之按照相應(yīng)的時(shí)序?qū)Ρ粶y(cè)試信號(hào)進(jìn)行變換來(lái)完成最終的數(shù)字化處理。

目前測(cè)量設(shè)備內(nèi)部普遍采用并行的控制方式，內(nèi)部分別通過(guò)數(shù)據(jù)總線、地址總線和控制總線等多條線纜將測(cè)量設(shè)備內(nèi)部的各個(gè)測(cè)試節(jié)點(diǎn)連接在一起。主控制器通過(guò)地址總線片選各個(gè)測(cè)試節(jié)點(diǎn)上的器件，各個(gè)器件在整個(gè)控制系統(tǒng)中具有唯一的地址，主控制器通過(guò)這個(gè)地址控制該器件，測(cè)試節(jié)點(diǎn)上的多個(gè)器件在主控制器的控制下組合完成測(cè)試節(jié)點(diǎn)功能，數(shù)據(jù)通過(guò)數(shù)據(jù)總線進(jìn)行傳輸，控制總線完成讀寫邏輯以及并行總線協(xié)議定義的功能。

典型的測(cè)量設(shè)備并行總線系統(tǒng)如ISA總線系統(tǒng)，需要62根電纜。如此多的電纜增加了PCB板的設(shè)計(jì)復(fù)雜性，致使系統(tǒng)成本提高，可靠性降低。同時(shí)并行總線提高總線傳輸帶寬比較困難，在頻率提高時(shí)，時(shí)鐘漂移對(duì)器件的傳輸性能和電路結(jié)構(gòu)要求更加嚴(yán)格，并且會(huì)降低總線上的電氣負(fù)載數(shù)目，加大設(shè)計(jì)難度。基于此，測(cè)量設(shè)備需要提供一種可靠的、低成本的串行總線解決方案。

串行接口的接口形式多樣化，然而由于測(cè)量設(shè)備中各個(gè)測(cè)試節(jié)點(diǎn)上的器件種類雜、數(shù)量多，每種串行接口形式都不能很好的適用于測(cè)量設(shè)備的需求。

SPI總線系統(tǒng)中，主控制器通過(guò)輸出通常表示為SLCK的串行時(shí)鐘線來(lái)啟動(dòng)數(shù)據(jù)幀。從設(shè)備使用SLCK來(lái)輸出用于發(fā)送到主設(shè)備的串行數(shù)據(jù)，或接收主設(shè)備的發(fā)送數(shù)據(jù)。每個(gè)SPI設(shè)備通過(guò)標(biāo)記為主輸出/從輸入（MOSI）和主輸入/從輸出（MISO）的數(shù)據(jù)線進(jìn)行雙向數(shù)據(jù)傳輸。然而，傳統(tǒng)的SPI總線是一個(gè)點(diǎn)到點(diǎn)的數(shù)據(jù)傳輸線，無(wú)法滿足設(shè)備繁多的測(cè)試節(jié)點(diǎn)和受控器件的控制要求。

發(fā)明內(nèi)容

基于測(cè)量設(shè)備內(nèi)部總線控制出現(xiàn)的上述技術(shù)問(wèn)題，本發(fā)明提出了一種串行總線系統(tǒng)，其系統(tǒng)可靠性高，能夠滿足測(cè)量設(shè)備的系統(tǒng)結(jié)構(gòu)。

為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

一種串行總線系統(tǒng)，包括主控制器、串行總線和若干個(gè)控制節(jié)點(diǎn)；串行總線由標(biāo)準(zhǔn)SPI總線的SLCK串行時(shí)鐘線、MOSI數(shù)據(jù)線、MISO數(shù)據(jù)線和三條控制線組成；每個(gè)控制節(jié)點(diǎn)上伸出的六條線纜分別與串行總線上的六條線纜對(duì)應(yīng)連接；每個(gè)控制節(jié)點(diǎn)上設(shè)置有多個(gè)器件；主控制器通過(guò)三條控制線向控制節(jié)點(diǎn)的節(jié)點(diǎn)控制器發(fā)送相應(yīng)的控制字CTRL_WORD選擇標(biāo)準(zhǔn)SPI總線上傳輸?shù)膬?nèi)容、或設(shè)置各控制節(jié)點(diǎn)的節(jié)點(diǎn)寄存器。

所述節(jié)點(diǎn)控制器，包括總線控制單元、節(jié)點(diǎn)地址比較單元、寄存器地址邏輯單元和器件地址邏輯單元，節(jié)點(diǎn)地址比較單元、寄存器地址邏輯單元和器件地址邏輯單元分別與總線控制單元相連；串行總線上的SLCK串行時(shí)鐘線、MOSI數(shù)據(jù)線、MISO數(shù)據(jù)線分別連接到總線控制單元上，串行總線上的三條控制線經(jīng)譯碼邏輯單元后連接到總線控制單元上；寄存器地址邏輯單元還與節(jié)點(diǎn)寄存器相連，器件地址邏輯單元還與器件相連。

所述總線控制單元與節(jié)點(diǎn)寄存器之間設(shè)置有串并變換單元，用于完成總線控制單元與節(jié)點(diǎn)寄存器之間串行數(shù)據(jù)和并行數(shù)據(jù)的雙向轉(zhuǎn)換。

所述標(biāo)準(zhǔn)SPI總線上傳輸?shù)膬?nèi)容，包括尋址目標(biāo)控制節(jié)點(diǎn)、尋址目標(biāo)器件、方向由主控制器到目標(biāo)器件的數(shù)據(jù)傳輸、方向由目標(biāo)器件到主控制器的數(shù)據(jù)傳輸、以及數(shù)據(jù)傳輸?shù)拈_始和結(jié)束命令。

主控制器發(fā)送控制字CTRL_WORD=“101”，主控制器通過(guò)標(biāo)準(zhǔn)SPI總線向控制節(jié)點(diǎn)發(fā)送指令設(shè)置各控制節(jié)點(diǎn)的節(jié)點(diǎn)寄存器。

主控制器發(fā)送控制字CTRL_WORD=“000”,主控制器寫節(jié)點(diǎn)地址，該節(jié)點(diǎn)地址通過(guò)標(biāo)準(zhǔn)SPI總線傳輸?shù)礁骺刂乒?jié)點(diǎn)處并與各控制節(jié)點(diǎn)的節(jié)點(diǎn)寄存器中存儲(chǔ)的預(yù)設(shè)節(jié)點(diǎn)地址作比較，選擇節(jié)點(diǎn)地址與預(yù)設(shè)節(jié)點(diǎn)地址相同的控制節(jié)點(diǎn)作為目標(biāo)控制節(jié)點(diǎn)。

主控制器發(fā)送控制字CTRL_WORD=“001”，主控制器寫器件地址，該器件地址通過(guò)標(biāo)準(zhǔn)SPI總線傳輸?shù)侥繕?biāo)控制節(jié)點(diǎn)的各器件處并與各器件中存儲(chǔ)的預(yù)設(shè)器件地址作比較，選擇器件地址與預(yù)設(shè)器件地址相同的器件作為目標(biāo)器件。

主控制器發(fā)送控制字CTRL_WORD=“010”，主控制器通過(guò)標(biāo)準(zhǔn)SPI總線向目標(biāo)器件寫數(shù)據(jù)，數(shù)據(jù)采用單字節(jié)或多字節(jié)傳輸。

主控制器發(fā)送控制字CTRL_WORD=“011”，主控制器通過(guò)標(biāo)準(zhǔn)SPI總線從目標(biāo)器件讀數(shù)據(jù)，數(shù)據(jù)采用單字節(jié)或多字節(jié)傳輸。