[發明專利]一種存儲器壞點定位方法及裝置

無效

• 申請號: 201310324094.3
• 申請日: 2013-07-30
• 公開（公告）號: CN103412804A
• 公開（公告）日: 2013-11-27
• 發明（設計）人: 王渝;任春林
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F11/22
• 分類號: G06F11/22
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

技術領域

本發明涉及通信技術領域，尤其涉及一種存儲器壞點定位方法及裝置。

背景技術

隨著SOC（System?on?Chip，芯片級系統）芯片的發展，片內存儲器所占比例越來越高，其面積通常占整個芯片核心尺寸的50％以上。同時，片內存儲器由于電路復雜度高、面積大，在芯片生產過程中失效率較高，對芯片的良率有很大影響，因此，在生產階段對存儲器進行測試是非常必要的。同時，芯片在使用過程中出現了問題，如果懷疑是存儲器的原因造成的，也需要采用BIST（Built?in?Self?Test，內建自測）的方法對存儲器進行測試，定位芯片缺陷，即找到壞點。因此，無論是在生產過程中還是在使用過程中，都會對存儲器進行BIST測試，一旦測試失敗，獲取全面的錯誤信息就會成為定位芯片缺陷的關鍵。

目前的芯片中，為了節省MBIST（Memory?Built?in?Self?Test，存儲器內建自測）電路的面積以及減少測試時間，一般將多塊存儲器劃分為一組，由一個MBIST電路驅動測試，測試完畢以后上報測試完成狀態和測試結果。但是，現有技術中，整個測試只輸出一個測試結果，該測試結果只能顯示此次掃描是否成功，然后通過選擇算法和存儲器，只掃描部分算法和部分存儲器，不斷重復選擇，以達到定位的目的。

在通過上述方法實現定位的過程中，需要人為反復啟動掃描，定位效率低，而且定位信息不全面，只能定位到出錯的待測試存儲器編號及出錯的算法。

發明內容

本發明的實施例提供一種存儲器壞點定位方法及裝置，涉及通信技術領域，能夠提高存儲器壞點的定位效率，并詳細記錄存儲器壞點的定位信息。

為達到上述目的，本發明的實施例采用如下技術方案：

第一方面，一種存儲器壞點定位方法，所述方法包括：

定位裝置在定位模式下對滿足預設條件的待測試存儲器進行存儲器內建自測MBIST測試，當所述MBIST測試發生錯誤時，停止測試；

所述定位裝置記錄發生錯誤的當前壞點在存儲器中的定位信息；

所述定位裝置從所述當前壞點開始，繼續執行所述MBIST測試，定位存儲器中的下一個壞點，直到將所述待測試存儲器全部測試完。

結合第一方面，在第一種可能的實現方式中，所述繼續執行所述MBIST測試之前，包括：

所述定位裝置將所述定位信息發送至外部裝置；并且，

所述定位裝置清除所述定位信息。

結合第一方面，在第二種可能的實現方式中，所述定位裝置在定位模式下對滿足預設條件的待測試存儲器進行存儲器內建自測MBIST測試之前，還包括：

所述定位裝置切換至測試模式，對所述待測試存儲器進行MBIST測試；

若測試結果為所述待測試存儲器出錯，則所述定位裝置切換至定位模式。

結合第一方面、第一方面的第一種可能的實現方式或第一方面的第二種可能的實現方式，在第三種可能的實現方式中，所述將所述定位信息發送至外部裝置，包括：

所述定位裝置將所述定位信息組織成串行數據結構存儲在串行移位寄存器中；

所述定位裝置將內部測試時鐘切換至外部時鐘，將存儲在所述串行移位寄存器中的所述定位信息串行移出，發送至所述外部裝置。

結合第一方面、第一方面的第一種可能的實現方式或第一方面的第二種可能的實現方式，在第四種可能的實現方式中，所述將所述定位信息發送至外部裝置，包括：

所述定位裝置將所述定位信息組織成并行數據結構，通過總線并行發送至所述外部裝置。

結合上述任一方法，在第五種可能的實現方式中，

所述定位信息包括如下至少一項：當前出錯的待測試存儲器編號、出錯的地址、出錯的數據位、出錯的算法、出錯的步驟、錯誤類型以及連續錯誤次數。

第二方面，一種存儲器壞點定位裝置，包括至少一個處理器、內部緩存器、及總線，所述至少一個處理器與所述內部緩存器通過所述總線相連；

所述至少一個處理器，用于在定位模式下對滿足預設條件的待測試存儲器進行存儲器內建自測MBIST測試，當所述MBIST測試發生錯誤時，停止測試，將發生錯誤的當前壞點在存儲器中的定位信息記錄在所述內部緩存器中；

所述至少一個處理器，還用于從所述當前壞點開始，繼續執行所述MBIST測試，定位存儲器中的下一個壞點，直到將所述待測試存儲器全部測試完。

結合第二方面，在第一種可能的實現方式中，