[發明專利]捕獲集成電路芯片與芯片封裝體之間的互耦合效應

有效

• 申請號: 201310322960.5
• 申請日: 2013-07-29
• 公開（公告）號: CN103577627A
• 公開（公告）日: 2014-02-12
• 發明（設計）人: R·A·格羅韋斯;倪婉;S·A·圣昂格;徐建生
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京市中咨律師事務所 11247
• 代理人: 賀月嬌;于靜

1.一種在計算機基礎設施中實施的用于設計集成電路芯片的方法，包括：?

編譯過程技術參數，所述過程技術參數描述所述集成電路芯片的封裝體和芯片-封裝體耦合的電學行為；以及?

生成包括編譯后的過程技術參數的寄生技術文件。?

2.根據權利要求1所述的方法，其中，所述生成包括：在所述寄生技術文件中定義所述封裝體的至少一個導體層，所述至少一個導體層具有與所述集成電路芯片的主要耦合效應。?

3.根據權利要求2所述的方法，其中，所述生成還包括：將所有描述所述集成電路芯片的電學行為的過程技術參數以及編譯后的描述所述芯片-封裝體耦合和所述封裝體的電學行為的過程技術參數寫入到所述寄生技術文件中。?

4.根據權利要求3所述的方法，還包括：在所述寄生技術文件中定義接地平面基準，其中所述接地平面基準被定義為與所述集成電路芯片的互連布線層和有源器件充分分開，使得在仿真期間所述接地平面基準不貢獻顯著的電容性耦合。?

5.根據權利要求4所述的方法，還包括：進行對所述寄生技術文件的校準。?

6.根據權利要求1所述的方法，還包括：在設計包中提供所述封裝體的至少一個導體層，使得所述至少一個導體層能夠被用于使所述芯片封裝體、所述芯片-封裝體耦合以及所述集成電路芯片的電路元件互連。?

7.根據權利要求6所述的方法，其中，所述生成包括：在所述寄生技術文件中定義所述封裝體的所述至少一個導體層。?

8.根據權利要求7所述的方法，其中，所述生成還包括：將所有描述所述集成電路芯片的電學行為的過程技術參數以及編譯后的描述所述芯片-封裝體耦合和所述封裝體的電學行為的過程技術參數寫入到所述寄?生技術文件中。?

9.根據權利要求8所述的方法，還包括：在所述寄生技術文件中定義接地平面基準，其中所述接地平面基準被定義為與所述集成電路芯片的互連布線層和有源器件充分分開，使得在布圖后仿真期間所述接地平面基準不貢獻顯著的電容性耦合。?

10.根據權利要求9所述的方法，還包括：進行對所述寄生技術文件的校準。?

11.一種用于對集成電路芯片進行設計后測試和優化的方法，包括：?

完成所述集成電路芯片的設計和布圖；?

發起對所述集成電路芯片的寄生提取，其中所述發起包括：?

編譯過程技術參數，所述過程技術參數描述所述集成電路芯片的封裝體和芯片-封裝體耦合的電學行為；以及?

生成包括編譯后的過程技術參數的寄生技術文件；?

生成寄生提取結果；以及?

將所述寄生提取結果輸入到布圖后仿真中。?

12.根據權利要求11所述的方法，還包括：?

執行所述布圖后仿真；以及?

當所述寄生提取結果引起所述集成電路芯片的不期望的性能時，通過一個或多個設計優化循環改變所述集成電路芯片的所述布圖。?

13.根據權利要求11所述的方法，其中，所述生成所述寄生技術文件包括：在所述寄生技術文件中定義所述封裝體的至少一個導體層，所述至少一個導體層具有與所述集成電路芯片的主要耦合效應。?

14.根據權利要求13所述的方法，其中，所述生成所述寄生技術文件還包括：將所有描述所述集成電路芯片的電學行為的過程技術參數以及編譯后的描述所述芯片-封裝體耦合和所述封裝體的電學行為的過程技術參數寫入到所述寄生技術文件中。?

15.一種在計算機輔助的設計系統中實施的用于生成集成電路芯片的功能性設計模型的方法，該方法包括：?

定義寄生技術文件，所述寄生技術文件包含定義集成電路芯片封裝體的至少一個金屬層的要素；以及?

將過程技術參數寫入到所述寄生技術文件中，所述過程技術參數描述所述集成電路芯片、所述集成電路芯片封裝體以及芯片-封裝體耦合的區域的電學行為。?

16.根據權利要求15所述的方法，其中，所述集成電路芯片封裝體的所述至少一個金屬層的電學參數由封裝體銷售商提供。?