[發明專利]鰭式二極管結構

有效

• 申請號: 201310314296.X
• 申請日: 2013-07-24
• 公開（公告）號: CN104347729B
• 公開（公告）日: 2018-09-04
• 發明（設計）人: 王暢資;張秉真;唐天浩;蘇冠丞
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L29/861
• 分類號: H01L29/861;H01L29/06;H01L21/329
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 史新宏

本發明提出了一種鰭式二極管結構及其制作方法，其結構包含一基底、一摻雜井形成在基底中、多個第一導電類型鰭部與多個第二導電類型鰭部凸出于摻雜井上、以及一第一導電類型摻雜區全面性地形成在第一導電類型鰭部、第二導電類型鰭部以及淺溝渠隔離結構與摻雜井之間的基底中并與第一導電類型鰭部以及第二導電類型鰭部連接。

技術領域

本發明大體上與一種鰭式二極管結構及其制作方法有關，更具體來說，其涉及一種基底中具有全面性的摻雜區域的鰭式二極管結構，其可以相容于一般鰭式場效晶體管（fin field effect transistor，FinFET）的制作流程。

背景技術

隨著半導體元件尺寸不斷縮小，鰭式場效晶體管（FinFETs）變得更常被應用在半導體技術中。在較小元件尺寸的領域中，鰭式場效晶體管的優勢在于其相對較高的驅動電流以及可避免短通道效應（short channel effect）的能力。鰭式場效晶體管之所以會具有較高的驅動電流，是因為其柵極是設計成繞設在通道的周圍，故通道的有效寬度得以增大，較大的通道寬度就能夠允許較高的驅動電流。再者，將柵極繞設在通道周圍的設計也能夠更有效地抑制通道區漏電流的產生，因而減少短通道效應的發生。

上述鰭式場效晶體管的諸多優點讓它們常被使用在小尺寸的半導體技術中，特別是32納米以下的半導體元件設計中。然而，小尺寸的特征卻會導致鰭式場效晶體管更容易因靜電放電現象而失效。如半導體領域中所熟知者，集成電路的周邊容易因為靜電而產生極大的電壓，舉例言之，集成電路的輸出/入緩沖部位會因為其封裝針腳受到人體的觸摸而產生高電位勢。如此當靜電放電時，集成電路的節點即會產生高電流，此即稱為靜電放電現象（electro-static discharge，ESD）。對半導體元件來說，靜電放電現象是一種嚴重的問題，因為其可能會破壞整個集成電路。尤其是對鰭式場效晶體管而言，其主動區域的寬度遠小于其他相同技術尺度的晶體管寬度，而較小的寬度在靜電放電時就會產生相對較大的電流密度，此即代表其所容許的臨界電流密度會相對較小。舉例來說，在元件崩潰（breakdown）前，鰭式場效晶體管一般會具有0.1毫安培/微米（mA/μm）的臨界電流密度，此值遠小于平面型場效晶體管的2.0mA/μm電流密度或是平面SOI型場效晶體管的1.4mA/μm電流密度。這樣極小的臨界電流密度會使得電流易于擊穿柵極與主動區域之間的柵極氧化層，使得柵極與主動區域短路。故此，鰭式場效晶體管會較容易因為靜電放電而元件失效，半導體業界需要解決方案來克服這個問題。

發明內容

為了避免半導體元件因為靜電放電現象而失效，業界通常會在微電子元件旁設置二極管結構來保護敏感的固態電路不受靜電放電的影響。本發明提出了一種具有新穎、具全面性摻雜區域的鰭式二極管結構來解決靜電放電問題，這樣全面性的摻雜區域設計可有效降低元件的導通電阻(Ron)，并可提供改良的電流通道，其主接面可調整成吾人所欲的態樣。再者，本發明鰭式的二極管架構相容于一般鰭式場效晶體管的制作流程，其可與鰭式場效晶體管在同一流程中制作，不需要安排額外的工藝步驟。

本發明的一目的在于提出一種鰭式二極管結構，其包含：一基底；一摻雜井形成在基底中；多個第一導電類型鰭部與多個第二導電類型鰭部從摻雜井上凸出，其中各個第一導電類型鰭部以及第二導電類型鰭部以淺溝渠隔離結構分隔；以及一第一導電類型摻雜區全面性地形成在第一導電類型鰭部、第二導電類型鰭部、淺溝渠隔離結構與摻雜井之間的基底中并與第一導電類型鰭部以及第二導電類型鰭部連接。

本發明的另一目的在于提出一種鰭式二極管結構，其包含：一基底；一摻雜井形成在基底中；多個第一導電類型鰭部與多個第二導電類型鰭部從基底上凸出，其中各個第一導電類型鰭部以及第二導電類型鰭部以淺溝渠隔離結構分隔；至少一第一導電類型摻雜區形成在第一導電類型鰭部、部分的淺溝渠隔離結構與摻雜井之間的基底中并與第一導電類型鰭部連接；以及至少一第二導電類型摻雜區形成在第二導電類型鰭部、部分的淺溝渠隔離結構與摻雜井之間的基底中并與第二導電類型鰭部連接，其中第一導電類型摻雜區與第二導電類型摻雜區在基底中相接形成接面。