[發明專利]高阻抗襯底上的RF開關

在審

• 申請號: 201310303834.5
• 申請日: 2013-07-18
• 公開（公告）號: CN104051529A
• 公開（公告）日: 2014-09-17
• 發明（設計）人: 陳家忠;黃崎峰;傅淑芳;葉子禎;周淳樸
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;孫征

本申請要求以下美國臨時專利申請的優先權:2013年3月13日遞交、名稱為“RF?Switch?on?High?Resistive?Subsuate”、申請號為N0.61/780，002，該申請在此通過引用并入本文中。

技術領域

本發明涉及半導體領域，更具體地，涉及一種高阻抗襯底上的RF開關。

背景技術

在集成電路的應用中，越來越多的功能被集成在產品中。例如，可能需要將諸如3G視頻元件、WiFi元件、藍牙元件以及音頻/視頻元件的不同的功能元件集成在一起以形成應用。這些器件的公知應用是移動應用，例如形成諸如手機的移動器件。

包括射頻(RF)無源器件的高頻電路廣泛應用在移動應用中。RF無源器件可包括電容器、電感器、變壓器等。由于高頻，常觀察到多種設計問題。設計者面對的常見問題是在高頻電路下的襯底中的信號損失，該信號損失部分是由高頻電路和下方襯底之間的寄生電容所導致。通常，隨著信號頻率的增加，信號損失變得更加嚴重。這極大地限制了高頻電路的設計。

現今，存在幾種用于減少襯底損失的解決方法。例如，絕緣體上硅(SOI)襯底被不同群體的人使用以形成高頻電路。盡管使用該方法可降低襯底損失，但是SOI襯底通常較貴。此外，SOI襯底存在第三諧波問題，并且因此形成在其上的電路(例如互補型金屬氧化物半導體(CMOS)器件)很難與RF無源器件集成在一起。

此外，由于高頻電路所承載的信號的高頻，操作RF無源器件的控制電路需要處理信號中的快速變化，并且該控制電路需要具有足夠小的響應時間以適應高頻信號中的變化。

發明內容

為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種器件，包括:

具有第一導電類型的半導體襯底;

位于所述半導體襯底中的深阱區，其中，所述深阱區具有與所述第一導電類型相反的第二導電類型;

位于所述深阱區上方的具有所述第一導電類型的阱區，所述半導體襯底包括:

位于所述阱區上方的頂部;以及

位于所述深阱區下方的底部，其中，所述頂部和所述底部具有所述第一導電類型并且具有高阻抗;

位于所述半導體襯底的頂部上方的柵極電介質;

位于所述柵極電介質上方的柵電極;以及

延伸至所述半導體襯底的頂部中的源極區和漏極區，其中，所述源極區和漏極區與所述阱區被所述半導體襯底的頂部分隔開，并且所述源極區、所述漏極區、所述柵極電介質以及所述柵電極形成射頻(RF)開關，所述射頻(RF)開關配置成在RF頻率范圍內工作。

在可選實施例中，所述器件還包括:位于在所述RF開關上方并與所述RF開關電連接的RF無源器件。

在可選實施例中，所述半導體的高阻抗大于約5000ohm-cm。

在可選實施例中，所述高阻抗在大約5000ohm-cm至大約20000ohm-cm之間。

在可選實施例中，所述源極區和所述漏極區具有小于約50nm的深度。

在可選實施例中，所述器件還包括:柵極間隔件，位于所述柵電極的側壁上;介電層，包括位于所述源極區和所述漏極區中的一個上方并與所述源極區和所述漏極區中的所述一個接觸的部分;以及，源極/漏極硅化物，具有與所述介電層的邊緣對準的邊緣，其中，所述介電層位于所述柵極間隔件和所述源極/漏極硅化物之間。

在可選實施例中，所述器件還包括所述柵極電介質下方延伸的輕摻雜源極/漏極區，其中所述輕摻雜源極/漏極區具有小于約50nm的深度。

根據本發明的另一方面，還提供了一種器件，包括:

半導體襯底;

位于所述半導體襯底中的深n型阱區;

位于所述深n型阱區上方并與所述深n型阱區接觸的p型阱區，其中所述半導體襯底包括:

位于所述p型阱區上方的頂部;以及

位于所述深n型阱區下方的底部，其中，所述頂部和所述底部為p型，并且所述底部具有大于約5000ohm-cm的阻抗;

射頻(RF)開關，包括:

位于所述半導體襯底的所述頂部上方的柵極電介質;

位于所述柵極電介質上方的柵電極;以及

延伸至所述半導體襯底的所述頂部中的源極區和漏極區，其中所述源極區和所述漏極區與所述p型阱區被所述半導體襯底的所述頂部分隔開;以及，

RF無源器件，位于所述RF開關上方并與所述RF開關電連接。

在可選實施例中，所述RF無源器件電連接至所述柵電極。