[發明專利]用于垂直MOSFET的終端布置

有效

• 申請號: 201310287628.X
• 申請日: 2013-05-22
• 公開（公告）號: CN104183642B
• 公開（公告）日: 2018-09-21
• 發明（設計）人: A·伍德;M·聰德爾
• 申請（專利權）人: 英飛凌科技奧地利有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10;H01L21/336
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 胡莉莉;劉春元

本發明涉及用于垂直MOSFET的終端布置。器件和技術的代表性實施提供了針對晶體管結構的終端布置。晶體管結構的外圍可以包括具有布置為改進晶體管在擊穿或接近擊穿時的性能的特征的凹槽區域。

背景技術

晶體管結構可包括在結構有源區的一個或多個外部邊緣上的終端（termination）區。在功率晶體管（諸如金屬-氧化物-半導體（MOSFET）器件）的終端區，在施加高漏極電壓下，發展高電場區。一旦該電場達到臨界水平，在高電場區中的晶體管材料的碰撞電離會生成大量的載流子，導致器件的雪崩擊穿。該雪崩過程發生時的漏極電壓為器件的擊穿電壓（BVdss）。擊穿電壓是器件的重要特征，特別是當考慮器件的可能應用時。

在擊穿期間發展的電場的空間位置和分布也是重要的。例如，在終端區包括溝槽的器件結構中，高幅度的電場常常發生在溝槽的角部。該電場能促進載流子注入到絕緣區附近。當注入的載流子在絕緣區中被俘獲時，它們可以使俘獲的電荷在這些絕緣區中積累。這可以導致器件電學參數（例如擊穿電壓、導通電阻、閾值電壓等等）的漂移。它也能導致在該區中的絕緣材料在減少的時間內擊穿，或縮短器件的壽命。

發明內容

根據本發明的一個方面，一種晶體管器件，其包括：包括至少一個垂直溝道晶體管單元的有源區以及電耦合到有源區的終端區；半導體層，其被部署在有源區和終端區處；柵極絕緣體層，其被部分地部署在垂直溝道晶體管單元的一部分上，并且被部分地部署在終端區處的半導體層的一部分上；以及

場絕緣體層，其被部署在終端區處的半導體層的另一個部分上，并且在終端區處的半導體層的其它部分上形成臺階結構。

根據本發明的另一個方面，一種晶體管結構，其包括：晶體管單元陣列，每個晶體管單元都具有體層、溝槽和部署在溝槽中的柵極部分；終端區，其布置在晶體管單元陣列的外圍，終端區包括凹槽槽線；場絕緣體部分，其被部署在終端區處的凹槽槽線上，并形成絕緣體臺階；以及半導體場平板結構，其被部署在絕緣體臺階上。

根據本發明的還有另一個方面，一種方法，其包括：布置晶體管結構的半導體層，該半導體層具有有源區和相鄰的終端區，終端區包括凹槽區域；在終端區的凹槽區域的第一部分處形成場絕緣體層，以形成絕緣體臺階結構；以及在終端區的凹槽區域的相鄰的第二部分處形成柵極絕緣體層。

根據本發明的還有另一個方面，一種金屬-氧化物-半導體場效應晶體管（MOSFET）器件，其包括：有源區，其包括第一多個晶體管單元，第一多個晶體管單元中的每個都具有源極區、溝槽和被部署在溝槽中的柵極結構；終端區，其包括第二多個晶體管單元，所述第二多個晶體管單元被布置在有源區的外圍處，并且具有與第一多個晶體管單元的一個或多個晶體管單元的電連接，第二多個晶體管單元的晶體管單元具有基本上等于第一多個晶體管單元的晶體管單元的寬度的寬度；深體區，其耦合到第二多個晶體管單元的一個或多個晶體管單元，并位于終端區的外圍處的凹槽槽線；柵極氧化物/場氧化物臺階結構，其被部署在注入深體的預先選擇的部分上；以及半導體場平板結構，其被部署在場氧化物臺階結構和注入深體上。

附圖說明

參考附圖詳細描述被陳述。在圖中，參考數字的最左邊的（多個）位識別參考數字第一次出現所在的圖。在不同圖中的相同參考數字的使用指示類似或相同的項。

對本討論，在圖中圖示的器件和系統被示出為具有多個組件。器件和/或系統的各種實施，如在這里所述，可以包括更少的組件，并仍然留在本公開的范圍內。可替換地，器件和/或系統的其它實施可以包括附加的組件或所述組件的各種組合，并留在本公開的范圍內。

圖1是根據實施的示例晶體管結構的一部分的透視圖。該示例晶體管結構的一部分被示出以突出顯示晶體管結構的邊緣處的細節。

圖2是根據實施的圖1的示例晶體管結構的一部分的剖面視圖。

圖3是根據另一個實施的在至少一個單元區內不具有源極層的圖1的示例晶體管結構的一部分的剖面視圖。