[發明專利]半導體存儲器件及其制造方法在審
| 申請號: | 201310283813.1 | 申請日: | 2013-07-08 |
| 公開(公告)號: | CN103855165A | 公開(公告)日: | 2014-06-11 |
| 發明(設計)人: | 郭尚炫 | 申請(專利權)人: | 愛思開海力士有限公司 |
| 主分類號: | H01L27/115 | 分類號: | H01L27/115;H01L21/8247;H01L21/8239 |
| 代理公司: | 北京弘權知識產權代理事務所(普通合伙) 11363 | 代理人: | 俞波;石卓瓊 |
| 地址: | 韓國*** | 國省代碼: | 韓國;KR |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體 存儲 器件 及其 制造 方法 | ||
相關申請的交叉引用
本申請要求2012年11月30日向韓國知識產權局提交的韓國專利申請No.10-2012-0137804的優先權,其全部內容通過引用合并于此。
技術領域
本發明涉及一種半導體存儲器件及其制造方法,更具體而言,涉及一種包括交替層疊的絕緣層和導電層的半導體存儲器件和制造所述半導體存儲器件的方法。
背景技術
在半導體存儲器件領域已經開發了能夠提高集成度的各種技術。作為為了提高集成度而提出的技術中的一種,已經提出了一種3D半導體存儲器件(其中存儲器單元以三維的方式布置在襯底上)。
圖1A至圖1D是用于說明在現有技術中的制造3D半導體存儲器件的方法的截面圖。
參見圖1A,交替地層疊多個第一材料層11A至11E和多個第二材料層13A至13D。多個第一材料層11A至11E中的每個可以形成在要形成層間絕緣層的層上,并且可以由用于層間絕緣層的絕緣材料形成。多個第二材料層13A至13D中的每個可以形成在要形成導電圖案(例如,字線或選擇線)的層上,并且可以被形成為對于第一材料層11A至11E具有高刻蝕選擇性的材料層。多個第二材料層13A至13D可以被形成為第一犧牲層。
接著,通過刻蝕所述多個第一材料層11A至11E和所述多個第二材料層13A至13D來形成溝道孔21。然后,可以在每個溝道孔21的側壁上形成存儲層23。隨后,在形成有存儲層23的溝道孔21中形成溝道層25。
然后,通過刻蝕溝道層25之間的所述多個第一材料層11A至11E和所述多個第二材料層13A至13D來形成縫隙31。形成縫隙31以使得所述多個第二材料層13A至13D的側壁能夠暴露出來。
參見圖1B,利用第一材料層11A至11E與所述多個第二材料層13A至13D之間的大的刻蝕選擇性,通過刻蝕工藝來選擇性地去除所述多個第二材料層13A至13D。在去除了所述多個第二材料層13A至13D的每個區域中形成溝槽41。
參見圖1C,形成導電層51以填充溝槽41。在形成導電層51的過程中可能會在溝槽41中形成空隙53。
參見圖1D,通過刻蝕工藝來去除導電層51的形成在縫隙31中的一部分,使得導電層51僅保留在溝槽41中。因此,形成針對每個溝槽41分隔開的導電圖案51P。
在圖1C中,在形成導電層51的上述過程中導電層51可能未形成為均勻的厚度。另外,在刻蝕導電層51的過程中刻蝕厚度可能對于每個區域是不均勻的。因此,在刻蝕導電層51的過程中溝槽41中的空隙53可能會開放。更嚴重的是,刻蝕材料穿過空隙53,使得溝槽41中的導電層51完全被去除,因此溝槽41中的導電圖案51P可能不能保留下來。當減小導電層51的刻蝕厚度以減少導電圖案51P的損失時,可能會產生導電層51沒有針對每個溝槽41被分隔開的問題。
由于上述問題,增加了制造交替層疊絕緣層和導電層的結構的難度水平。
發明內容
本發明旨在提供一種能夠改善工藝難度水平的半導體存儲器件,以及制造所述半導體存儲器件的方法。
一種示例性的半導體存儲器件包括:溝道層;層間絕緣層,所述層間絕緣層包圍所述溝道層,其中,所述層間絕緣層被層疊,在所述層間絕緣層之間插入有溝槽;晶種圖案,所述晶種圖案形成在所述溝道的表面上;以及金屬層,所述金屬層形成在所述晶種圖案上。
一種示例性的制造半導體存儲器件的方法包括以下步驟:形成包圍溝道層的層間絕緣層,其中,所述層間絕緣層被層疊,在所述層間絕緣層之間插入有溝槽;在所述溝槽的表面上和每個層間絕緣層的表面上形成晶種膜;在所述溝槽中形成犧牲圖案;利用所述犧牲圖案作為刻蝕阻擋部,通過刻蝕所述晶種膜而在所述溝槽中形成晶種圖案;以及在所述溝槽中從所述晶種圖案生長金屬層。
附圖說明
結合附圖描述本發明的具體實施例,本發明的以上和其它的特點和優點將對本領域技術人員變得更加清楚,其中:
圖1A至圖1D是說明制造現有的3D半導體存儲器件的截面圖;
圖2是說明示例性半導體存儲器件的電路圖;
圖3A至圖3G是說明制造示例性半導體存儲器件的方法的截面圖;
圖4是說明示例性半導體存儲器件的溝道層的圖;
圖5是說明示例性半導體存儲器件的電路圖;
圖6A至圖6D是用于描述示例性半導體存儲器件及其制造方法的截面圖;
圖7是說明示例性半導體存儲器件的溝道層的圖;
圖8是說明示例性存儲系統的配置圖;以及
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于愛思開海力士有限公司,未經愛思開海力士有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310283813.1/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





