[發明專利]一種半導體器件淺溝槽隔離結構的制作方法有效
| 申請號： | 201310271030.1 | 申請日： | 2013-07-01 |
| 公開（公告）號： | CN104282612B | 公開（公告）日： | 2017-04-19 |
| 發明（設計）人： | 趙猛 | 申請（專利權）人： | 中芯國際集成電路制造（上海）有限公司 |
| 主分類號： | H01L21/762 | 分類號： | H01L21/762 |
| 代理公司： | 上海光華專利事務所31219 | 代理人： | 余明偉 |
| 地址： | 201203 *** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 半導體器件 溝槽 隔離 結構 制作方法 | ||
1.一種半導體器件淺溝槽隔離結構的制作方法，其特征在于，至少包括以下步驟：
1)提供一硅襯底，于所述硅襯底表面形成掩膜層，通過光刻工藝于所述硅襯底中形成淺溝槽；
2)于所述淺溝槽中形成SiO2隔離層，其中，所述SiO2隔離層包括填充于所述淺溝槽的SiO2填充部以及超出所述硅襯底表面的SiO2凸起部；
3)去除所述掩膜層，并將所述SiO2凸起部腐蝕至第一寬度；
4)于所述SiO2凸起部兩側的硅襯底表面形成第一厚度的半導體材料層；
5)將所述第一厚度的半導體材料層腐蝕至第二厚度；
6)將所述SiO2凸起部腐蝕至第二寬度；
7)于所述SiO2凸起部兩側進行外延，形成第三厚度的半導體材料層。
2.根據權利要求1所述的半導體器件淺溝槽隔離結構的制作方法，其特征在于：所述掩膜層為二氧化硅層及氮化硅層組成的疊層，其厚度為30nm～200nm。
3.根據權利要求2所述的半導體器件淺溝槽隔離結構的制作方法，其特征在于：步驟3)中，先去除所述氮化硅層，然后通過腐蝕工藝去除所述二氧化硅層的同時將所述SiO2凸起部腐蝕至第一寬度。
4.根據權利要求1所述的半導體器件淺溝槽隔離結構的制作方法，其特征在于：所述第一寬度為40nm～70nm。
5.根據權利要求1所述的半導體器件淺溝槽隔離結構的制作方法，其特征在于：所述第一厚度為30nm～80nm。
6.根據權利要求1所述的半導體器件淺溝槽隔離結構的制作方法，其特征在于：所述半導體材料層為Si層、SiGe層。
7.根據權利要求5所述的半導體器件淺溝槽隔離結構的制作方法，其特征在于：所述半導體材料層的生長溫度為700℃～800℃。
8.根據權利要求1所述的半導體器件淺溝槽隔離結構的制作方法，其特征在于：所述第二厚度為10nm～30nm，第三厚度為30nm～80nm。
9.根據權利要求1所述的半導體器件淺溝槽隔離結構的制作方法，其特征在于：所述第二寬度為20nm～40nm。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造（上海）有限公司，未經中芯國際集成電路制造（上海）有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310271030.1/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
