[發明專利]芯片封裝、芯片布置、電路板以及用于制造芯片封裝的方法

在審

• 申請號: 201310261907.9
• 申請日: 2013-06-27
• 公開（公告）號: CN103515336A
• 公開（公告）日: 2014-01-15
• 發明（設計）人: M.鮑爾;A.海默爾;A.克斯勒;W.肖貝爾
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/50
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 蔣駿;王忠忠

技術領域

各種實施例一般地涉及芯片封裝、芯片布置、電路板以及用于制造芯片封裝的方法。

背景技術

到目前為止，嵌入式功率半導體僅僅作為表面安裝器件外殼封裝而存在。這些封裝具有相對高的空間需求，例如當放置在諸如印刷電路板的電路板上時。此外，具有垂直電流的半導體（例如在器件的背面與正面之間傳導電流的功率半導體）可以要求外殼內的芯片的背面電位從背面改向至正面，即至半導體和/或半導體封裝的相對側。例如，可以使器件的背面電接點改向至器件的正面，其中，可以與另一正面接點相鄰和/或臨近地放置改向的正面接點。在高壓部件的情況下，例如功率半導體，可能在接點之間要求更多空間以保持接點之間的爬電距離。

發明內容

各種實施例提供了一種芯片封裝，包括：芯片載體；芯片，設置在芯片載體頂側上并被電連接到芯片載體頂側；電絕緣材料，設置在芯片上并至少部分地圍繞芯片；一個或多個導電接觸區，在電絕緣材料上形成并與芯片進行電連接；另一電絕緣材料，設置在芯片載體底側上；其中，芯片載體底側上的導電接觸區從所述另一電絕緣材料釋放。

附圖說明

在附圖中，參考標號一般遍及不同的視圖指示相同的部分。附圖不一定按比例，而是一般地著重于圖示本發明的原理。在以下描述中，參考以下各圖來描述發明的各種實施例，在所述附圖中：

圖1A至1E示出了根據實施例的用于制造芯片封裝的方法；

圖1E示出了根據實施例的芯片封裝；

圖2示出了根據實施例的芯片封裝；

圖3A示出了根據實施例的芯片布置；

圖3B示出了根據各種實施例的芯片布置；

圖4示出了芯片封裝的側視圖和頂視圖；

圖5示出了根據實施例的用于制造芯片封裝的方法；

圖6示出了根據實施例的用于制造芯片封裝的方法。

具體實施方式

以下詳細描述參考以圖示的方式示出特定細節和其中可以實施本發明的實施例的附圖。

詞語“示例性”在本文中用來意指“充當示例、實例或圖示”。不一定要將在本文中被描述為“示例性”的任何實施例或設計理解為相對于其他實施例或設計是優選的或有利的。

相對于在側面或表面“之上”形成的沉積材料所使用的詞語“之上”在本文中可以用來意指可以直接在暗指的側面或表面上形成沉積材料，例如與之直接接觸。相對于在側面或表面“之上”形成的沉積材料所使用的詞語“之上”可以用來意指可以間接地在暗指的側面或表面上形成沉積材料，在暗指的側面或表面與沉積材料之間布置有一個或多個附加層。

各種實施例提供了可以根據通孔布置來布置的嵌入式功率半導體器件外殼，其中，可以至少部分地和/或完全地通過電路板來堆疊芯片封裝外殼。

圖1A至1E示出了根據實施例的用于制造芯片封裝的方法100。方法100可以包括：

在芯片載體頂側106上設置芯片104并將芯片104電連接到芯片載體頂側106（在110中）；

在芯片104上設置電絕緣材料108，其中，電絕緣材料108至少部分地圍繞芯片104（在120中）；

在電絕緣材料108上形成一個或多個導電接觸區112，其中，一個或多個導電接觸區112與芯片104相連（在130中）；

在芯片載體底側116上設置另一電絕緣材料114（在140中）；以及

將芯片載體底側116上的導電接觸區118從另一電絕緣材料114釋放（在150中）。

芯片104可以包括半導體芯片，例如半導體管芯。半導體芯片可以包括在晶片襯底中形成的一個或多個電子部件，例如電子電路。晶片襯底可以包括各種材料，例如半導體材料。晶片襯底可以包括來自以下組材料的至少一個，該組材料由以下各項組成：硅、鍺、III至V族材料、聚合物。根據實施例，晶片襯底可以包括摻雜或未摻雜硅。根據另一實施例，晶片襯底可以包括絕緣體上硅SOI晶片。根據實施例，晶片襯底可以包括半導體化合物材料，例如砷化鎵（GaAs）、磷化銦（InP）。根據實施例，晶片襯底可以包括四元半導體化合物材料，例如砷化銦鎵（InGaAs）。

可以將芯片104配置為功率半導體芯片。芯片104可以包括功率半導體器件，其中，該功率半導體器件可以能夠載送從約5V至約1200V、例如約200V至約800V、例如約400V至約600V范圍內的電壓。根據實施例，可以將芯片104配置成載送從約5V至約1200V范圍內的電壓。