[發明專利]半導體裝置和結構

有效

• 申請號: 201310260365.3
• 申請日: 2013-06-26
• 公開（公告）號: CN103515378B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: 克日什托夫·多曼斯基
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L21/82
• 代理公司: 北京康信知識產權代理有限責任公司11240
• 代理人: 余剛,吳孟秋

技術領域

本申請涉及半導體裝置的保護，例如防止與pn結的結擊穿有關的流經寄生裝置的電流。

背景技術

半導體裝置有時在阱（例如在p型襯底中形成的n型阱）中形成，這提供了與襯底的一定程度的絕緣。阱與襯底形成pn結。然而，在某些情況下，可以對這樣形成的裝置、對阱或對襯底施加電壓，這可以引起pn結的擊穿，反過來可導致高擊穿電流流動。這種電流可導致裝置的損壞。

附圖說明

圖1是示出了根據實施方式的裝置的示意圖。

圖2示出了說明根據實施方式的方法的流程圖。

圖3示出了根據實施方式的裝置的示意性電路圖。

圖4示出了根據實施方式的半導體結構。

圖5示出了根據實施方式的裝置的示意性俯視圖。

圖6示出了根據實施方式的裝置的俯視圖。

具體實施方式

在下文中，將對本申請的各種實施方式進行詳細的描述。應注意這些實施方式僅用作說明示例并且不應解釋為限制。

除非專門指出，否則來自不同實施方式的特性可以彼此合并。另一方面，描述具有多個特征的實施方式不應解釋為表示所有這些特征對實施本發明均是必須的，因為其他實施方式可能包括更少的特性和/或替代的特性。

應注意在下文描述的實施方式中，功能實體、塊或其他元件之間的任何直接電連接或耦接（即不通過介入實體的連接或耦接）也可以通過包括一個或多個介入元件的連接或耦接實現，只要連接或耦接的基本功能（即傳輸信號、電壓、電流等）不受阻礙，反之亦然。

在一些實施方式中，半導體結構或裝置在具有與圍繞阱的半導體材料（例如，圍繞阱的襯底）的極性不同極性的阱中形成。半導體的極性可以是由n型摻雜導致的n型極性或是由p型摻雜導致的p型極性。在硅用作半導體的情況下，n型摻雜例如可通過將砷或磷用作摻雜劑來實現，而p型摻雜例如可通過將硼用作摻雜劑來實現。對于其他半導體材料，例如諸如砷化鎵的III-V半導體，可使用其他合適的摻雜劑。

還應注意在以下附圖中，元件不一定彼此按比例示出，而是以給出對各種元件之間的功能關系或結構關系的清晰理解的方式示出。

現參照附圖，圖1中示出了根據實施方式的裝置的示意性表示。

在圖1的裝置中，一個或多個半導體裝置11設置在襯底10中，例如，半導體裝置11可以設置在具有與襯底10的極性不同極性的半導體阱中，使得pn結在阱和襯底10之間形成。一個或多個半導體裝置11例如可包括晶體管，如PMOS晶體管或NMOS晶體管、二極管、邏輯電路或任何其他種類的半導體裝置和半導體電路。

襯底接觸12圍繞半導體裝置11設置。在一些實施方式中，襯底接觸12距半導體裝置11的距離或距形成半導體裝置11的阱的距離可以是由相應的半導體設計允許的最小距離（最小設計規則）和/或以上，例如幾微米。

襯底接觸12經由電阻元件14耦接至供給電壓15，例如，VDD、VSS或地。例如，電阻元件14可以是電阻器，或還可以是用作電阻傳輸結構的類似于PMOS晶體管或NMOS晶體管的晶體管。通常，本申請上下文中的電阻元件應理解為刻意將連接或耦接的電阻增加到在使用標準電連接（例如經由金屬配線、金屬層或高摻雜多晶硅的連接）的情況下出現的阻抗以上的元件。對于這些常規的連接，目的是保持盡可能低的阻抗。例如，電阻元件14的阻抗值可大于100Ω，特別地大于500Ω，例如約1kΩ以上。在一些實施方式中，電阻元件14可以是阻抗值可以調整的可調電阻元件。例如，在電阻元件包括MOS晶體管的情況下，可以通過調整晶體管的柵電壓來調整有效阻抗。電阻元件14與接觸12一起形成偏置電路從而以供給電壓15來偏置圍繞半導體裝置11的襯底10。

在圖1的實施方式中，在由虛線13表示的距半導體裝置11的預定距離內，只設置經由類似于電阻元件14的電阻元件到供給電壓15的襯底接觸。在由虛線13標記該區域的外部，還允許不通過電阻元件與供給電壓15耦接的襯底接觸。換言之，在襯底10與具有小于預定阻抗（例如電阻元件14的阻抗）的阻抗的供給電壓15之間的所有連接，都設置在由虛線13標記的區域（即，距半導體裝置11的預定最小距離）的外部。上述距離可以是例如幾十微米，例如至少20μm微米，例如50μm微米或更多。

對于如圖1所示的實施方式，在上述在半導體裝置11的阱與襯底10之間形成的pn結的擊穿情況下，漏電流可以減少，下面將以一些更多的細節來進一步解釋。