[發(fā)明專利]CMOS晶體管的形成方法

有效

• 申請?zhí)枺?/td>: 201310259920.0
• 申請日: 2013-06-26
• 公開（公告）號: CN104253090B
• 公開（公告）日: 2017-11-03
• 發(fā)明（設計）人: 涂火金
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

技術領域

本發(fā)明涉及半導體制造領域，特別涉及一種CMOS晶體管的形成方法。

背景技術

互補型金屬氧化物半導體（Complementary Metal-Oxide-Semiconductor，CMOS）晶體管已成為集成電路中常用的半導體器件。所述CMOS晶體管包括：P型金屬氧化物半導體（PMOS）晶體管和N型金屬氧化物半導體（NMOS）晶體管。

隨著半導體器件的元件密度和集成度的提高，PMOS晶體管或NMOS晶體管的柵極尺寸變得比以往更短。然而，PMOS晶體管或NMOS晶體管的柵極尺寸變短會產生短溝道效應，進而產生漏電流，影響CMOS晶體管的電學性能。現(xiàn)有技術主要通過提高晶體管溝道區(qū)的應力來提高載流子遷移率，進而提高晶體管的驅動電流，減少晶體管中的漏電流。

現(xiàn)有技術中，為了提高PMOS晶體管或NMOS晶體管的溝道區(qū)的應力，在PMOS晶體管或NMOS晶體管的源區(qū)和漏區(qū)形成應力層。其中，PMOS晶體管的應力層的材料為鍺硅（SiGe），硅和鍺硅之間因晶格失配形成的壓應力，從而提高PMOS晶體管的性能；NMOS晶體管的應力層的材料為碳化硅（SiC），硅和碳化硅之間因晶格失配形成的拉應力，從而提高NMOS晶體管的性能。

但是，現(xiàn)有技術形成的CMOS晶體管性能差且工藝步驟復雜。

發(fā)明內容

本發(fā)明解決的問題是提供一種優(yōu)化的CMOS晶體管的形成方法。

為解決上述問題，本發(fā)明提供一種CMOS晶體管的形成方法，包括：提供半導體襯底，所述半導體襯底包括第一區(qū)域和第二區(qū)域；在所述第一區(qū)域的半導體襯底表面形成第一柵極結構，在所述第二區(qū)域的半導體襯底表面形成第二柵極結構；在所述第一柵極結構兩側的半導體襯底內形成第一凹槽；在所述第一凹槽內填充滿第一應力層；在所述第二柵極結構兩側的半導體襯底內形成第二凹槽；在所述第二凹槽內填充滿第二應力層，所述第二應力層的應力類型與第一應力層相反；在所述第一應力層表面形成第一帽層，同時在第二應力層表面形成第二帽層。

可選的，所述第一帽層或第二帽層的材料為硅。

可選的，所述第一帽層或第二帽層的厚度為50埃至350埃。

可選的，所述第一帽層或第二帽層的形成工藝為：溫度700度至800度，壓強1托至100托，反應氣體包括硅源氣體，硅源氣體為SiH₄或SiH₂Cl₂，反應氣體還包括H₂、HCl、CH₄、CH₃Cl或CH₂Cl₂中的一種或幾種，硅源氣體、HCl、CH₄、CH₃Cl或CH₂Cl₂的氣體流量為1sccm至1000sccm，H₂氣體流量為100sccm至50000sccm。

可選的，在形成所述第一帽層和所述第二帽層后，對第一帽層或第二帽層進行摻雜。

可選的，對所述第一帽層或第二帽層進行p型摻雜。

可選的，對所述第一帽層或第二帽層進行n型摻雜。

可選的，所述第一應力層或第二應力層的材料為SiGe或SiC。

可選的，第一應力層或第二應力層的形成步驟包括：依次在第一凹槽或第二凹槽內形成阻擋層、漸變層、體層。

可選的，所述第一應力層或第二應力層材料為SiGe，所述阻擋層的材料為SiGe，厚度為5埃至300埃，鍺的質量百分比為0至20%；所述漸變層的材料為SiGe，厚度為10埃至200埃，鍺的質量百分比從0逐漸增加到體層中鍺的質量百分比值；所述體層的材料為SiGe，鍺的質量百分比為20%至55%。

可選的，所述第一應力層或第二應力層材料為SiC，所述阻擋層的材料為SiC，厚度為5埃至300埃，碳的質量百分比為0至1%；所述漸變層的材料為SiC，厚度為10埃至200埃，碳的質量百分比從0逐漸增加到體層中碳的質量百分比值；所述體層的材料為SiC，碳的質量百分比為1%至25%。