[發(fā)明專利]一種憶阻器等效電路及其構(gòu)建方法

有效

• 申請?zhí)枺?/td>: 201310254396.8
• 申請日: 2013-06-24
• 公開（公告）號: CN103294872A
• 公開（公告）日: 2013-09-11
• 發(fā)明（設(shè)計(jì)）人: 劉國華;王光義
• 申請（專利權(quán)）人: 杭州電子科技大學(xué)
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 杭州求是專利事務(wù)所有限公司 33200
• 代理人: 杜軍

技術(shù)領(lǐng)域

本發(fā)明具體涉及一種憶阻器等效電路及其構(gòu)建方法，屬于憶阻器技術(shù)領(lǐng)域。

背景技術(shù)

憶阻器（memrsitor）是一種具有非易失記憶功能的新型無源非線性電子元件，1971年華裔科學(xué)家蔡少棠(Chua?L?O)首次提出憶阻器的概念，2008年美國HP實(shí)驗(yàn)室的科學(xué)家在實(shí)驗(yàn)室制造出第一個納米尺度的憶阻器元件。憶阻器具有電阻隨著流經(jīng)的電荷而變化，當(dāng)無外加電壓時，電阻值會得到“記憶”的特點(diǎn)，這一特性可以直接做為非易失性阻變存儲器(ReRAM)。此外，人們預(yù)測，憶阻器在人工智能與神經(jīng)網(wǎng)絡(luò)、計(jì)算機(jī)與通信技術(shù)、微電子學(xué)、容錯技術(shù)等領(lǐng)域中有著潛在的應(yīng)用前景。

Daniel?Batas等人提出了一種磁控憶阻器及其建模方法（Daniel?Batas,?and?Horst?Fiedler,?A?Memristor?SPICE?Implementation?and?a?New?Approach?for?Magnetic?Flux-Controlled?Memristor?Modeling,?IEEE?Transactions?on?Nanotechnology[J],?vol.?10,?pp.250-255,?March?2011.）,他們在對HP實(shí)驗(yàn)室的TiO2憶阻器建模仿真的基礎(chǔ)上，提出了一種磁控憶阻器模型，并建立了基于SPICE的電路行為模型。盡管仿真結(jié)果顯示該模型的V-I特性曲線具有憶阻器的典型“滯回”特性，但該模型是用理想受控源和壓控開關(guān)實(shí)現(xiàn)的宏模型，距離電路實(shí)現(xiàn)尚遠(yuǎn)，無法展開對憶阻器特性的實(shí)驗(yàn)研究。

由于納米器件制造的高成本和技術(shù)上的困難，至今尚未出現(xiàn)能夠商用的憶阻器產(chǎn)品，這限制了人們對憶阻器的應(yīng)用研究。即使制造出納米級的憶阻器產(chǎn)品，在納米尺度上開展憶阻器性能的實(shí)驗(yàn)研究的難度也太大。憶阻器行為模型無法直接用現(xiàn)成的電子元器件搭建電路實(shí)現(xiàn)，只能用軟件對憶阻器特性開展仿真研究。因此，根據(jù)憶阻器的電路行為模型構(gòu)建等效電路模型，是目前對憶阻器展開實(shí)驗(yàn)研究的可替代途徑。?發(fā)明內(nèi)容?????本發(fā)明旨在克服憶阻器行為模型只能用軟件開展仿真研究的缺陷，提供一種憶阻器等效電路及其構(gòu)建方法。

本發(fā)明一種憶阻器等效電路，包括電壓跟隨器、反相電路、積分電路、箝位電路、指數(shù)電路、乘法器、鏡像電流源組成。

電壓跟隨器輸入端與憶阻器正端、鏡像電流源的鏡像端連接，電壓跟隨器輸出端與反向電路輸入端、乘法器的一個輸入端連接，反向電路輸出端與積分電路輸入端連接，積分電路輸出端與箝位電路輸入端連接，箝位電路輸出端連接指數(shù)電路輸入端，指數(shù)電路輸出端與乘法器另一個輸入端連接，乘法器輸出端與鏡像電流源的輸入端相連，鏡像電流源的輸出端與憶阻器的負(fù)端連接；

所述的鏡像電流源包括第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第一電流反饋運(yùn)算放大器U1和第二電流反饋運(yùn)算放大器U2；第一電流反饋運(yùn)算放大器U1和第二電流反饋運(yùn)算放大器U2型號為AD844。

所述的第一電阻R1的一端與第一電流反饋運(yùn)算放大器U1的3腳連接并作為鏡像電流源的輸入端S2，另一端與第二電流反饋運(yùn)算放大器U2的2腳連接；第二電阻R2的一端與第一電流反饋運(yùn)算放大器U1的2腳連接，另一端與第二電流反饋運(yùn)算放大器U2的3腳連接并接地；第三電阻R3的一端與第一電流反饋運(yùn)算放大器U1的6腳連接，另一端接地；第四電阻R4的一端與第一電流反饋運(yùn)算放大器U1的5腳連接，另一端作為鏡像電流源的鏡像端S1；第一電流反饋運(yùn)算放大器U1的7腳接+15V直流電源，4腳接-15V直流電源，其余引腳架空；第六電阻R6的一端與第二電流反饋運(yùn)算放大器U2的6腳連接，另一端接地；第五電阻R5的一端與第二電流反饋運(yùn)算放大器U2的5腳連接，另一端作為鏡像電流源的輸出端S3；第二電流反饋運(yùn)算放大器U2的7腳接+15V直流電源，4腳接-15V直流電源，其余引腳架空；

一種憶阻器等效電路的構(gòu)建方法，包括以下步驟：

（1）分析憶阻器的狀態(tài)方程，把憶阻器內(nèi)部摻雜邊界坐標(biāo)用節(jié)點(diǎn)電壓表示，再把邊界坐標(biāo)電壓代入憶阻器的V-I特性方程，求出帶參變量的憶阻器V-I關(guān)系方程，所述的參變量為邊界坐標(biāo)電壓；