[發(fā)明專利]除錯(cuò)系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201310253519.6
• 申請(qǐng)日: 2013-06-24
• 公開(kāi)（公告）號(hào): CN104237772A
• 公開(kāi)（公告）日: 2014-12-24
• 發(fā)明（設(shè)計(jì)）人: 孫彥龍
• 申請(qǐng)（專利權(quán)）人: 英業(yè)達(dá)科技有限公司;英業(yè)達(dá)股份有限公司
• 主分類號(hào): G01R31/3185
• 分類號(hào): G01R31/3185
• 代理公司: 北京律誠(chéng)同業(yè)知識(shí)產(chǎn)權(quán)代理有限公司 11006
• 代理人: 徐金國(guó)

1.一種除錯(cuò)系統(tǒng)，其特征在于，至少包括：

一測(cè)試除錯(cuò)單元，具有至少一輸出端、一輸入端以及一控制端用以產(chǎn)生一時(shí)脈控制信號(hào)；

N個(gè)系統(tǒng)單芯片，每一所述系統(tǒng)單芯片具有至少一測(cè)試數(shù)據(jù)輸入端、一測(cè)試數(shù)據(jù)輸出端以及一時(shí)脈控制端，其中，N為大于1的自然數(shù)，該時(shí)脈控制端用以接收該時(shí)脈控制信號(hào)，第N個(gè)系統(tǒng)單芯片的測(cè)試數(shù)據(jù)輸入端耦接第N-1個(gè)系統(tǒng)單芯片的測(cè)試數(shù)據(jù)輸出端，該第N個(gè)系統(tǒng)單芯片的測(cè)試數(shù)據(jù)輸出端耦接該測(cè)試除錯(cuò)單元的該輸入端，第一個(gè)系統(tǒng)單芯片的測(cè)試數(shù)據(jù)輸入端耦接該測(cè)試除錯(cuò)單元的該輸出端；以及

N個(gè)旁路通道，分別設(shè)置在該N個(gè)系統(tǒng)單芯片的該測(cè)試數(shù)據(jù)輸入端與該測(cè)試數(shù)據(jù)輸出端間，

其中當(dāng)對(duì)第m個(gè)系統(tǒng)單芯片進(jìn)行除錯(cuò)時(shí)，第m個(gè)旁路通道被斷開(kāi)，以及其余(N-1)個(gè)旁路通道被導(dǎo)通，其中m=1至N。

2.根據(jù)權(quán)利要求1所述的除錯(cuò)系統(tǒng)，其特征在于，每一所述旁路通道還具有一開(kāi)關(guān)來(lái)控制該旁路通道的導(dǎo)通與斷開(kāi)。

3.根據(jù)權(quán)利要求2所述的除錯(cuò)系統(tǒng)，其特征在于，該開(kāi)關(guān)為一晶體管。

4.根據(jù)權(quán)利要求1所述的除錯(cuò)系統(tǒng)，其特征在于，該測(cè)試除錯(cuò)單元的該輸出端產(chǎn)生一測(cè)試數(shù)據(jù)輸入信號(hào)。

5.根據(jù)權(quán)利要求4所述的除錯(cuò)系統(tǒng)，其特征在于，當(dāng)對(duì)該第m個(gè)系統(tǒng)單芯片進(jìn)行除錯(cuò)時(shí)，該第m個(gè)系統(tǒng)單芯片的該測(cè)試數(shù)據(jù)輸入端接收該測(cè)試數(shù)據(jù)輸入信號(hào)。

6.根據(jù)權(quán)利要求5所述的除錯(cuò)系統(tǒng)，其特征在于，該第m個(gè)系統(tǒng)單芯片根據(jù)該測(cè)試數(shù)據(jù)輸入信號(hào)于該第m個(gè)系統(tǒng)單芯片的該測(cè)試數(shù)據(jù)輸出端處產(chǎn)生一測(cè)試數(shù)據(jù)輸出信號(hào)。

7.根據(jù)權(quán)利要求6所述的除錯(cuò)系統(tǒng)，其特征在于，該測(cè)試數(shù)據(jù)輸出信號(hào)傳送給該測(cè)試除錯(cuò)單元的該輸入端，該測(cè)試除錯(cuò)單元根據(jù)該測(cè)試數(shù)據(jù)輸出信號(hào)對(duì)該第m個(gè)系統(tǒng)單芯片進(jìn)行除錯(cuò)。

8.根據(jù)權(quán)利要求1所述的除錯(cuò)系統(tǒng)，其特征在于，還包括一時(shí)脈控制單元用以接收該時(shí)脈控制信號(hào)，并分別傳送至該N個(gè)系統(tǒng)單芯片的該時(shí)脈控制端。