[發明專利]一種高速互聯總線的報文過濾系統及方法有效
| 申請號: | 201310235489.6 | 申請日: | 2013-06-14 |
| 公開(公告)號: | CN103279442B | 公開(公告)日: | 2017-01-11 |
| 發明(設計)人: | 周恒釗;陳繼承 | 申請(專利權)人: | 浪潮電子信息產業股份有限公司 |
| 主分類號: | G06F13/38 | 分類號: | G06F13/38;G06F5/06 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 250014 山東*** | 國省代碼: | 山東;37 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 高速 總線 報文 過濾 系統 方法 | ||
技術領域
本發明屬于計算機集成電路設計技術領域,涉及一種高速互聯總線的報文過濾系統及方法。
背景技術
目前,計算機和集成電路技術高速發展,計算機內部芯片和芯片之間的直接互聯往往基于報文傳輸的串行式高速點對點連接協議,采用差分信號與專門的時鐘進行傳輸,在速度、帶寬、每個針腳的帶寬、功耗等規格上具有非常高的要求。在市場上高端的處理器中,高速總線互聯方式使得每個串行高速通道上速率可以達到6.4Gb/s,CPU與CPU之間的高速互聯總線采用的點對點設計,包括一對線路,分別負責數據發送和接收,峰值帶寬可達96GB/s。在如此高的傳輸帶寬下,即使將數據從串行方式轉換到并行方式,使其位寬增大,依舊要求芯片內部核心邏輯在較高的時鐘頻率下工作。對于高速互聯總線帶寬高,速率高的特性,一些FPGA原型系統往往由于芯片資源,布局布線等方面的限制無法達到高速互聯總線所要求的時鐘頻率,出現總線頻率和FPGA芯片邏輯頻率不匹配的問題。
隨著設計規模的不斷擴大,一個系統中往往含有數個時鐘。多時鐘帶來的一個問題就是如何設計異步時鐘之間的接口電路。異步?FIFO(First?In?First?Out)是解決這個問題一種簡便、快捷的解決方案。使用異步FIFO可以在兩個不同時鐘系統之間快速而方便地傳輸實時數據。在網絡接口、圖像處理等方面,?異步FIFO得到了廣泛的應用。異步FIFO是一種先進先出的電路,使用在需要產時數據接口的部分,用來存儲、緩沖在兩個異步時鐘之間的數據傳輸。
在高速互聯總線中定義了一種特殊格式的報文,即空報文,空報文不攜帶任何數據信息,且不會引起上層邏輯的任何操作,僅僅只是作為總線空閑時的數據標識,不影響鏈路上的邏輯行為。當且僅當高速互聯總線上沒有協議報文或數據報文需要傳輸,亦無需進行鏈路訓練握手時,空報文作為數據在總線上傳輸,標志著總線當前正處于空閑狀態。將空報文從總線上進行解析和過濾,只保留攜帶有效信息的報文,能有效降低總數據流量,將過濾后的數據流做時鐘域轉換后能夠降低其時鐘頻率,從而降低芯片內部核心邏輯時鐘頻率。
發明內容
為解決上述問題,本發明的目的在于提供一種高速互聯總線的報文過濾系統及方法,將空報文從總線上進行解析和過濾,只保留攜帶有效信息的報文,從而降低芯片內部核心邏輯時鐘頻率,降低了頻率和資源的要求,從而解決了FPGA驗證系統局限性的問題,提高了高速互聯總線的設計靈活性。
為實現上述目的,本發明的技術方案為:
一種高速互聯總線的報文過濾系統,包括譯碼模塊、連接譯碼模塊的冒泡模塊、連接冒泡模塊的合并模塊、以及連接合并模塊的轉換模塊;其中,譯碼模塊按照點對點連接協議定義的報文編碼對總線上接收端的并行數據進行譯碼,以單獨標志標記每個報文是否有效;冒泡模塊根據譯碼模塊輸出的位向量對總線并行數據進行重新排序,若報文類型為空報文,則進行冒泡操作,使空報文之后的有效數據報文位置前移,排除空報文位置上的空穴;合并模塊的主要是將已經做完冒泡的有效報文數據與等待隊列數據進行合并;轉換模塊通過異步FIFO將FPGA芯片內部分為完全獨立的讀時鐘域和寫時間域,可以同時進行讀寫操作。
進一步地,所述譯碼模塊包括有譯碼器;所述譯碼器設有一個或多個使能控制輸入端,用來控制允許譯碼或禁止譯碼。
進一步地,所述譯碼器的譯碼邏輯采用報文操作符逐位比較的方法進行報文譯碼,解析出總線數據中的空報文和有效數據報文。
進一步地,冒泡模塊依次比較相鄰的兩個報文,若前面的報文是空報文,且后面的報文是有效數據報文,則將后面的報文位置前移1,否則不操作;從并行數據總線上的第1個報文和第2個報文開始,反復迭代,直至比較最后兩個報文,完成冒泡的整個過程。
進一步地,合并模塊將已經做完冒泡的有效報文數據與等待隊列數據進行合并,并根據合并后隊列的長度L判斷是否達到閾值,若達到則進行填裝操作,將合并后的數據寫入異步FIFO,否則將合并后的數據存放在等待隊列中,等待下一筆冒泡數據進行合并。
進一步地,轉換模塊的異步FIFO包含有一個獨立的讀端口和寫端口的RAM,讀寫端口擁有兩個計數器,產生相互獨立的讀寫地址。
本法明的另一技術方案為:
一種高速互聯總線的報文過濾方法,包括如下步驟:
對高速互聯總線上傳輸的數據進行譯碼,解析譯碼總線上傳輸的數據,分析并丟棄其中無效的空報文,只保留有效數據報文;
對剩余的有效數據報文進行重新排序和合并;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于浪潮電子信息產業股份有限公司,未經浪潮電子信息產業股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310235489.6/2.html,轉載請聲明來源鉆瓜專利網。





