[發明專利]一種自對準金屬氧化物薄膜晶體管及其制作方法

在審

• 申請號: 201310233743.9
• 申請日: 2013-06-13
• 公開（公告）號: CN103311128A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 張盛東;肖祥;遲世鵬
• 申請（專利權）人: 北京大學深圳研究生院
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/228;H01L29/786
• 代理公司: 北京君尚知識產權代理事務所(普通合伙) 11200
• 代理人: 余長江

技術領域

本發明涉及一種薄膜晶體管及其制備方法，尤其涉及一種頂柵自對準結構金屬氧化物薄膜晶體管及其制備方法。

背景技術

作為一種類MOS器件，薄膜晶體管（TFTs:thin-film?transistors）一直是平板顯示的核心器件，其主要應用于平板顯示面板像素電路開關控制、像素電路驅動以及顯示面板外圍驅動電路。除此之外，薄膜晶體管還被廣泛研究應用于傳感器，存儲器，處理器等領域。薄膜晶體管按照有源層材料的不同可以分為很多種，包括傳統的硅基薄膜晶體管、金屬氧化物薄膜晶體管（Oxide?TFTs）以及有機薄膜晶體管（Organic?TFTs）等。在各種不同有源層材料薄膜晶體管中，現今被產業界大面積應用的主要是興起于20世紀80年代的硅基薄膜晶體管，如氫化非晶硅薄膜晶體管(a-Si:H?TFTs)和多晶硅薄膜晶體管（poly-Si?TFTs）。但是，隨著顯示技術的不斷發展，這些硅基薄膜晶體管的缺點日益突出，主要表現在氫化非晶硅薄膜晶體管的低遷移率和差穩定性，多晶硅薄膜晶體管工藝復雜、高成本以及大面積襯底上器件特性一致性差。這些都將嚴重限制氫化非晶硅薄膜晶體管和多晶硅薄膜晶體管在未來大尺寸、高分辨率、高幀頻、透明柔性顯示方面的應用。

金屬氧化物薄膜晶體管技術是近幾年興起的一種新技術，相較于前述的硅基薄膜晶體管技術，其具有明顯的優勢。主要表現在高遷移率、好的器件性能一致性、工藝簡單、工藝溫度低、穩定性好，可見光透過率高等。金屬氧化物薄膜晶體管采用的是金屬氧化物半導體材料作為溝道，這些材料主要是氧化鋅基和氧化銦基材料，包括氧化鋅（ZnO）、氧化銦(In₂O₃)、鋁摻雜氧化鋅（AZO）、硼摻雜氧化鋅（BZO）、鎂摻雜氧化鋅(MZO)、氧化銦鎵鋅（IGZO）、鉿銦鋅氧（HIZO）、氧化鎵鋅（GZO）、氧化銦錫（ITO）、氧化錫（SnO₂）、氧化亞錫（SnO）、氧化亞銅（Cu₂O）等。

在常規的薄膜晶體管制備工藝和結構中，柵電極和源漏電極之間有較大的交疊量，以此來實現高器件性能和工藝簡化。但是，柵電極和源漏之間大的交疊會引入大的寄生電容，在以薄膜晶體管為開關元器件的電路工作過程中，這些寄生電容會將柵電極上的時鐘信號耦合到漏電極，影響電路工作，即時鐘饋通效應；同時大的寄生電容也會降低器件的工作速度和截止頻率f_T。自對準工藝正好可以減小薄膜晶體管柵電極和源漏之間的交疊量，減小寄生電容。

相較于底柵結構，頂柵結構更容易實現自對準。如何實現低電阻率源漏一直是頂柵自對準結構的關鍵。已經見諸報道的實現自對準結構薄膜晶體管的方法有很多的弊病，如：和傳統大面積面板生產線兼容性問題、自對準結構穩定性問題、制備效率和成本問題等。所以自對準結構薄膜晶體管制備工藝及其特性具有很高的研究和應用價值。

發明內容

本發明的目的在于提供一種新的自對準金屬氧化物薄膜晶體管及其制備方法，該制備方法制備的薄膜晶體管源漏區域和溝道區使用同一層金屬氧化物半導體材料，通過一次濺射和圖形化形成，而源漏區域則以圖形化的柵電極和柵介質為掩膜，通過旋涂摻雜（SOD）進行摻雜以降低電阻率。該制備方法能夠保證器件柵電極和源漏電極之間形成自對準結構，同時工藝簡單、能夠運用于大面積顯示面板的制備。

本發明方法所制作的金屬氧化物薄膜晶體管形成于玻璃襯底或柔性襯底之上，包括一溝道區、一源區、一漏區、一柵介質層、一柵電極、一鈍化層和接觸電極。所述溝道區為金屬氧化物半導體材料，位于襯底之上，源區和漏區為金屬氧化物薄膜且位于溝道區兩側，柵介質位于溝道之上，柵電極位于柵介質之上。鈍化層位于整個器件表面，接觸電極將器件的各電極引出。

上述薄膜晶體管的制作方法，包括以下步驟：

1)有源區生成步驟：在襯底上淀積一層金屬氧化物半導體層；

2)有源區圖形化步驟：光刻和刻蝕金屬氧化物半導體層，形成有源區圖形；

3)柵介質層生成步驟：在襯底上生成覆蓋在所述金屬氧化物半導體層之上的絕緣柵介質層；

4)柵電極生成步驟：在所述絕緣柵介質層上淀積一層柵極導電層；

5)柵電極和柵介質圖形化步驟：光刻和刻蝕柵極導電層和絕緣柵介質層分別形成柵電極和柵介質圖形；

6)源漏區域處理步驟：在整個襯底上旋涂一層旋涂摻雜劑（SOD）層，然后對其進行熱處理，促使摻雜劑層中的摻雜原子擴散進入未被柵電極所覆蓋的溝道區兩側的金屬氧化物半導體中，降低其電阻率，形成低阻源漏區；